ENx 引腳能夠為每個 CHx(或 VOUTx)提供電氣開關(guān)控制。ENx 引腳連接到具有磁滯(典型值 106mV)的比較器的非反相輸入端。當(dāng)使能引腳處于低電平 [VENx < VENx_FALLING (MIN)] 時,器件會進(jìn)入關(guān)斷模式,不會對選定通道 (x) 的輸出電壓 (VOUTx) 進(jìn)行調(diào)節(jié)。如果需要開啟特定通道,需強(qiáng)制將使能引腳置為高電平 [VENx > VENx_RISING (MAX)]。各 ENx 引腳相互獨立,僅控制指定的 CHx (或 VOUTx)。
如有需要,用戶可通過在 VIN 與 GND 之間連接一個電阻分壓器,將其接入 ENx 引腳(如圖 8-2 所示)的方式,單獨調(diào)整各通道的開啟電壓??蛇m當(dāng)調(diào)整電阻器大小,以確保能夠在達(dá)到期望的預(yù)設(shè)輸入電壓時導(dǎo)通器件。
注: 用戶可以設(shè)置上升電壓 UVLO,下降電壓取決于比較器磁滯。所選上升電壓 UVLO 需要大于 2.83V 的最大 VUVLOR_VIN 規(guī)格。
如果需要為所需通道 (CHx) 設(shè)置外部 UVLO,請按照下面步驟操作:
- 選擇所需上升電壓 UVLO (VUVLO_CHx_TARGET)
- 選擇電阻分壓器的頂部電阻器 (RENx_TOP)。
- 10kΩ 是一個不錯的起始值。為了最大限度降低功耗,應(yīng)用中可使用較大的電阻值。但是,這會導(dǎo)致噪聲敏感度上升,與 ENx 泄漏電流 (IENx_LKG) 有關(guān)的誤差也會更加明顯。
- 利用 方程式 8,計算電阻分壓器 (RENx_BOT) 的底部電阻。
- 選擇最接近的值,以便最大限度減小誤差。
- 利用 方程式 9 與 方程式 10 計算所需通道的額定上升與下降 UVLO。
方程式 8.
方程式 9.
方程式 10.
其中:
- RENx_BOT_CALCULATED 是計算得到的底部電阻器,用于設(shè)置在 VUVLO_CHx_TARGET 下的外部 UVLO。
- VUVLO_CHx_RISING 是標(biāo)稱的外部編程上升輸入電壓 UVLO。
- VENx_RISING = 0.606V(典型值)
- VUVLO_CHx_FALLING 是標(biāo)稱的外部編程下降輸入電壓 UVLO。
- VENx_FALLING = 0.5V(典型值)
- RENx_TOP 是從 VIN 連接 ENx 的所選頂部電阻器。
- RENx_BOT 是從 ENx 連接 GND 的所選底部電阻器。
此外,也可以通過微控制器或 FPGA 直接驅(qū)動 ENx 引腳。使能引腳的低電壓閾值有助于支持 1.1V、1.8V、2.5V 和 3.3V 邏輯電平。
如有需要,可以在 ENx 與 GND 之間并聯(lián)一個小電容,如圖 8-2 所示。該電容器可用于:
- 最大限度降低 ENx 電壓中的噪聲。
- 過濾可能導(dǎo)致通道開啟/關(guān)閉的快速瞬變。
- 延遲通道 (CHx) 開啟。
如有需要,設(shè)計人員可利用 方程式 11,計算為延遲特定通道 (x)開啟所需要的電容器。
方程式 11.
其中:
- tDELAY 是以秒 為單位的所需延遲時間。
- RTH 是戴維南等效電阻。這種情況下,為 RENx_TOP 與 RENx_BOT 之間的并聯(lián)電阻,單位為歐姆 (Ω)。
- VTH 是戴維南等效電壓。這種情況下,是穩(wěn)態(tài)運行時的 VENx 的電壓,單位為伏特 (V)。
- VENx_RISING 是使能器件的上升 ENx 閾值。