5 引腳配置和功能

TPS7H4104-SEP TPS7H4102-SEP TPS7H4104 PAP 封裝 64 引腳 HTQFP（頂視圖）

圖 5-1 TPS7H4104
PAP 封裝
64 引腳 HTQFP
（頂視圖）

TPS7H4104-SEP TPS7H4102-SEP TPS7H4102 PAP 封裝 64 引腳 HTQFP（頂視圖）

圖 5-2 TPS7H4102
PAP 封裝
64 引腳 HTQFP
（頂視圖）

表 5-1 引腳功能

引腳			I/O⁽¹⁾	說明
名稱	TPS7H4104	TPS7H4102	I/O⁽¹⁾	說明
PWRGD1	1		O	通道 1 的“電源正?！币_。這是一個開漏輸出引腳。通過一個上拉電阻器，將該引腳連接至所需邏輯電平 (≤7V)。當 V_OUT1 處于編程值 6%（典型值）以內時，PWRGD1 置為有效。當 V_OUT1 超出編程值 9%（典型值）或在故障條件（例如：熱關斷）期間時，PWRGD1 置為無效。
EN1	2		I	啟用通道 1。將該引腳拉至高電平 [> V_{ENx_RISING (MAX)}]，以便啟用通道 1。將該引腳拉至低電平 [< V_{ENx_FALLING (MIN)}]，以便禁用通道 1。在 VIN 與 GND 之間使用分壓器，以便根據(jù)需要調整通道 1 的導通電壓電平。
VSNS1	3		I	通道 1 的 gm 誤差放大器的反相輸入。通過一個分壓器，在盡可能接近負載的位置連接該引腳，以便設定通道 1 所需輸出電壓。
SS_TR1	4		I/O	通道 1 的軟啟動與跟蹤。連接一個外部電容器，以便控制啟動期間 V_OUT1 的上升時間（或浪涌電流）。該引腳還可以用于跟蹤與時序控制。
COMP1	5		I/O	通道 1 的補償引腳。通道 1 的跨導誤差放大器輸出與內部電流環(huán)路比較器輸入。將通道 1 的頻率補償元件連接至該引腳。
RSC1	6		I/O	通道 1 引腳的斜率補償?？赏ㄟ^ RSC1 到 GND 之間的電阻器，設置通道 1 的斜率補償。
GND	7、10、39		—	接地。所有內部控制電路的回路。將該引腳連接至 PGND，以便確保能夠正常運行。
VIN	8		I	輸入電壓。為通道 1 至通道 4 的所有內部控制電路供電的電源。建議電壓與 PVIN 的電壓相同，因此建議從外部連接到 PVIN。在盡可能靠近該引腳的位置，放置一個去耦電容器。
REFCAP	9		O	基準電容引腳。內部帶隙基準需要 470nF 的外部電容器。該引腳上存在 1.235V（典型值）的電壓。請勿為該引腳連接任何外部電路。
RSC2	11	—	I/O	通道 2 引腳的斜率補償?？赏ㄟ^ RSC2 到 GND 之間的電阻器，設置通道 2 的斜率補償。
COMP2	12	—	I/O	通道 2 的補償引腳。通道 2 的跨導誤差放大器輸出與內部電流環(huán)路比較器輸入。將通道 2 的頻率補償元件連接至該引腳。
SS_TR2	13	—	I/O	通道 2 的軟啟動與跟蹤。連接一個外部電容器，以便控制啟動期間 V_OUT2 的上升時間（或浪涌電流）。該引腳還可以用于跟蹤與時序控制。
VSNS2	14	—	I	通道 2 的 gm 誤差放大器的反相輸入。通過一個分壓器，在盡可能接近負載的位置連接該引腳，以便設定通道 2 所需輸出電壓。
EN2	15	—	I	啟用通道 2。將該引腳拉至高電平 [> V_{ENx_RISING (MAX)}]，以便啟用通道 2。將該引腳拉至低電平 [< V_{ENx_FALLING (MIN)}]，以便禁用通道 2。在 VIN 與 GND 之間使用分壓器，以便根據(jù)需要調整通道 2 的導通電壓電平。
PWRGD2	16	—	O	通道 2 的“電源正?！币_。這是一個開漏輸出引腳。通過一個上拉電阻器，將該引腳連接至所需邏輯電平 (≤7V)。當 V_OUT2 處于編程值 6%（典型值）以內時，PWRGD2 置為有效。當 V_OUT2 超出編程值 9%（典型值）或在故障條件（例如：熱關斷）期間時，PWRGD2 置為無效。
PVIN	17、18、31、32、49、50.63、64		I	通道 1 至通道 4 的功率級輸入電壓。通道 1 至通道 4 的功率級電源。在每組 PVIN 引腳附近連接局部輸入電容器。
SW2	19-22	—	O	開關節(jié)點引腳 2。通道 2 的開關相位節(jié)點輸出。將該引腳連接至 V_OUT2 的 LC 濾波器。SW2 的相對相位為 90°。
PGND	23-26、55-58		—	通道 1 至通道 4 的功率級接地。通道 1 至通道 4 的低側功率 MOSFET 電源的回路。將所有 PGND 與 GND 連接在一起。
SW3	27-30	—	O	開關節(jié)點引腳 3。通道 3 的開關相位節(jié)點輸出。將該引腳連接至 V_OUT3 的 LC 濾波器。SW3 的相對相位為 270°。
PWRGD3	33	—	O	通道 3 的“電源正?！币_。這是一個開漏輸出引腳。通過一個上拉電阻器，將該引腳連接至所需邏輯電平 (≤7V)。當 V_OUT3 處于編程值 6%（典型值）以內時，PWRGD3 置為有效。當 V_OUT3 超出編程值 9%（典型值）或在故障條件（例如：熱關斷）期間時，PWRGD3 置為無效。
EN3	34	—	I	啟用通道 3。將該引腳拉至高電平 [> V_{ENx_RISING (MAX)}]，以便啟用通道 3。將該引腳拉至低電平 [< V_{ENx_FALLING (MIN)}]，以便禁用通道 3。在 VIN 與 GND 之間使用分壓器，以便根據(jù)需要調整通道 3 的導通電壓電平。
VSNS3	35	—	I	通道 3 的 gm 誤差放大器的反相輸入。通過一個分壓器，在盡可能接近負載的位置連接該引腳，以便設定通道 3 所需輸出電壓。
SS_TR3	36	—	I/O	通道 3 的軟啟動與跟蹤。連接一個外部電容器，以便控制啟動期間 V_OUT3 的上升時間（或浪涌電流）。該引腳還可以用于跟蹤與時序控制。
COMP3	37	—	I/O	通道 3 的補償引腳。通道 3 的跨導誤差放大器輸出與內部電流環(huán)路比較器輸入。將通道 3 的頻率補償元件連接至該引腳。
RSC3	38	—	I/O	通道 3 引腳的斜率補償?？赏ㄟ^ RSC3 到 GND 之間的電阻器，設置通道 3 的斜率補償。
SYNC	40		I	SYNC 是外部時鐘的輸入。外部時鐘頻率應與通過 RT 和 GND 之間的電阻器設置的開關頻率保持 4 倍關系。(f_SYNC = 4 x f_SW)
EN_SEQ	41	—	I	啟用序列將該引腳拉至高電平 [ V_{EN_SEQ_RISING (MAX)}]，以便啟動從通道 1 到通道 4 的上升序列。要啟動一個從通道 4 到通道 1 的反向下降序列，將該引腳拉至低電平 [< V_{EN_SEQ_FALLING (MIN)}]。當未使用序列發(fā)生器特性（EN_SEQ = 開路）且 SYNC 由外部驅動時，需要在 EN_SEQ 和 GND 之間使用 470nF 電容。
RT	42		I/O	通過 RT 與 GND 之間連接的電阻器，可以設置轉換器的開關頻率。開關頻率范圍為 100kHz 至 1MHz。使用外部時鐘時，必須選擇 RT，以便確保設定的開關頻率與外部施加的時鐘的頻率相一致。如果時鐘丟失，器件會以編程頻率切換至內部時鐘。
RSC4	43		I/O	通道 4 引腳的斜率補償?？赏ㄟ^ RSC4 到 GND 之間的電阻器，設置通道 4 的斜率補償。
COMP4	44		I/O	通道 4 的補償引腳。通道 4 的跨導誤差放大器輸出與內部電流環(huán)路比較器輸入。將通道 4 的頻率補償元件連接至該引腳。
SS_TR4	45		I/O	通道 4 的軟啟動與跟蹤。連接一個外部電容器，以便控制啟動期間 V_OUT4 的上升時間（或浪涌電流）。該引腳還可以用于跟蹤與時序控制。
VSNS4	46		I	通道 4 的 gm 誤差放大器的反相輸入。通過一個分壓器，在盡可能接近負載的位置連接該引腳，以便設定通道 4 所需輸出電壓。
EN4	47		I	啟用通道 4。將該引腳拉至高電平 [> V_{ENx_RISING (MAX)}]，以便啟用通道 4。將該引腳拉至低電平 [< V_{ENx_FALLING (MIN)}]，以便禁用通道 4。在 VIN 與 GND 之間使用分壓器，以便根據(jù)需要調整通道 4 的導通電壓電平。
PWRGD4	48		O	通道 4 的“電源正常”引腳。這是一個開漏輸出引腳。通過一個上拉電阻器，將該引腳連接至所需邏輯電平 (≤7V)。當 V_OUT4 處于編程值 6%（典型值）以內時，PWRGD4 置為有效。當 V_OUT4 超出編程值 9%（典型值）或在故障條件（例如：熱關斷）期間時，PWRGD4 置為無效。
SW4	51-54		O	開關節(jié)點引腳 4。通道 4 的開關相位節(jié)點輸出。將該引腳連接至 V_OUT4 的 LC 濾波器。CH4 的相對相位為 180°。
SW1	59-62		O	開關節(jié)點引腳 1。通道 1 的開關相位節(jié)點輸出。將該引腳連接至 V_OUT1 的 LC 濾波器。CH1 的相對相位為 0°。
NC	—	11-22, 27-38, 41	—	無連接。這些引腳未在內部連接。.建議用戶將這些引腳連接至 GND 以防止電荷積聚；但是，這些引腳也可以保持斷開或連接至 GND 和 VIN 之間的任何電壓。

(1) I = 輸入；O = 輸出；I/O = 輸入或輸出；— = 其他