ZHCAF31B March 2025 – October 2025 AM62L , TPS65214
3.4 PDN#4：DDR4 的電源實現(xiàn)方案
本節(jié)中介紹的供電網(wǎng)絡 (PDN) 支持 AM62L + DDR4。如果不需要 僅 RTC 模式或 RTC+IO+DDR 低功耗模式，VDD_RTC 可以連接到 VDD_CORE (Buck1)，而 VDDS_RTC 可以連接到 1.8V IO (Buck2)。圖 3-8 顯示了使用 TPS6521402 配置的 PMIC 實現(xiàn)方案。
亮點：
- 使用 TPS6521402 PMIC。
- 只有在應用啟用 僅 RTC 模式或 RTC+IO+DDR 低功耗模式時，才需要兩個外部的 1.8V/0.75V 分立式 LDO。
- BOM 尺寸極其依賴于針對 RTC 電源軌和 3.3 IO 所選擇的分立器件。
- 使用 3.3V 輸入電源（更低功耗）時，會使用外部 3.3V 電源開關。示例 IC：TPS22954。
- 當使用 4V–5V 輸入電源時，需要使用外部 3.3V DCDC。示例 IC：TPS62A01。
- 外部 3.3V 離散電流額定值可根據(jù) 3.3V IO 所需的總電流來擴展。
圖 3-8 DDR4 的電源實現(xiàn)方案注： 連接到 VDDA_3P3_SDIO 的電源開關是可選的，僅在應用中使用 SD 卡時才需要。VPP 1.8V LDO 是可選的，僅在需要板載 eFuse 編程時才需要。如果應用程序啟用了需要關閉外部電源的低功耗模式（即僅 RTC 模式或 RTC+DDR 低功耗模式），則 VDDS_RTC 和 VDD_RTC 必須由分立式的常開穩(wěn)壓器供電。這是 AM62L + DDR4 PDN 的設計要求。
圖 3-9 顯示了 SoC 與 PMIC 之間的數(shù)字連接及所需的上拉電阻器。當系統(tǒng)進入 僅 RTC 低功耗模式時，SoC PMIC_LPM_EN0 會驅動 PMIC 的使能引腳 (EN/PB/VSENSE)。否則，該信號會驅動 PMIC MODE/STBY 引腳。
圖 3-9 DDR4 數(shù)字連接用例表 3-3 TPS6521402 數(shù)字配置
| OTP Config | 極性 | |
|---|---|---|
| EN/PB/VSENSE | 配置為使能 |
|
| MODE/STBY | 模式和待機 |
|
| GPIO/nWAKEUP | 漏極開路 GPO |
|
| GPIO/VSEL | 漏極開路 GPO |
|
注： 請參閱 TPS6521402 技術參考手冊，獲取默認 PMIC OTP 寄存器設置的完整列表。