ZHCSXJ7C December 2024 – July 2025 ADC3548 , ADC3549
PRODUCTION DATA
- 1
- 1 特性
- 2 應(yīng)用
- 3 說(shuō)明
- 4 器件比較
- 5 引腳配置和功能
- 6 規(guī)格
- 7 參數(shù)測(cè)量信息
- 8 詳細(xì)說(shuō)明
- 9 應(yīng)用和實(shí)施
- 10器件和文檔支持
- 11修訂歷史記錄
- 12機(jī)械、封裝和可訂購(gòu)信息
封裝選項(xiàng)
機(jī)械數(shù)據(jù) (封裝 | 引腳)
- RTD|64
散熱焊盤機(jī)械數(shù)據(jù) (封裝 | 引腳)
- RTD|64
訂購(gòu)信息
8.3.3 時(shí)間戳
ADC354x 包含時(shí)間戳功能，支持在 DDC 旁路模式下在模擬輸入上標(biāo)記特定樣本。啟用該功能（通過(guò) SPI 寫入）時(shí)，GPIO/SYSREF 引腳上的邏輯低電平到高電平轉(zhuǎn)換會(huì)在采樣時(shí)鐘的上升沿進(jìn)行記錄。時(shí)間戳信號(hào)在通道 DOUT2 (LSB) 上輸出，但是，該信號(hào)的延遲與輸出數(shù)據(jù)不匹配。SDR 和 DDR LVDS 提供時(shí)間戳功能。
如圖 8-2 所示，時(shí)間戳信號(hào)在輸出數(shù)據(jù)之前提前 35 個(gè)時(shí)鐘周期指示：
- 延遲輸出數(shù)據(jù)：43 個(gè)時(shí)鐘周期
- 延遲時(shí)間戳輸出：8 個(gè)時(shí)鐘周期
圖 8-19 時(shí)序圖 - 具有 SDR LVDS 的時(shí)間戳輸出表 8-4 在引腳 GPIO0 上啟用時(shí)間戳的寄存器寫入示例
| ADDR | DATA | 說(shuō)明 |
|---|---|---|
| 0x146 | 0x00 | 在引腳 GPIO0 上啟用 SYSREF。 |
| 0x162 | 0xC0 | 啟用時(shí)間戳功能，替換 LSB。 |