ZHCSY43 April 2025 ADC3664-EP , ADC3664-SEP
PRODUCTION DATA
請參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
串行 LVDS 接口支持 2 線、1 線和 1/2 線操作的數(shù)據(jù)輸出。實際數(shù)據(jù)輸出速率取決于輸出分辨率和使用的線路數(shù)。
ADC3664-xEP 需要一個外部串行 LVDS 時鐘輸入 (DCLKIN),用于將數(shù)據(jù)與數(shù)據(jù)時鐘 (DCLK) 一起從 ADC 發(fā)出。DCLKIN 與采樣時鐘之間的相位關(guān)系無關(guān)緊要,但兩個時鐘都需要頻率鎖定。SLVDS 接口通過 SPI 寄存器寫入進行配置。