11 修訂歷史記錄
Date Letter Revision History Changes Intro HTMLA (January 2025)to RevisionB (June 2025)
- 在引腳功能 里，已將 SCLK 和 SDIO 引腳的上拉配置，從“上拉至 DGND”更新為“上拉至 DVDD18”Go
- 將時(shí)鐘輸入 (CLKP/M) 部分中的最小采樣率從 125MSPS 更改為 100MSPSGo
- 在圖 8-2中使用更詳細(xì)的模型，更新了內(nèi)部等效輸入電路Go
- 在上電序列的步驟 4 中添加了 GPIO 引腳分配，并添加了斷電序列Go
Date Letter Revision History Changes Intro HTML* (September 2024)to RevisionA (January 2025)
- 將 ADC3668 從“產(chǎn)品預(yù)發(fā)布”更改為“量產(chǎn)”Go
- 在引腳功能中將引腳 SCLK 和 SDIO 從下拉更改為上拉Go
- 更新了 ADC3668/69 的最大電流限值Go
- 在直流規(guī)格中向最小 VID 添加了 0.5VppGo
- 在交流規(guī)格中添加了最小 HD2 值 (ADC36698 - 250MSPS)Go
- 在交流規(guī)格中添加了最小 HD3 值 (ADC3668 - 250MSPS)Go
- 更改了交流規(guī)格 (ADC3669 - 500MSPS) 中的 ENOB 值Go
- 在交流規(guī)格中添加了最小 HD2 值 (ADC3669 - 500MSPS)Go
- 在交流規(guī)格中添加了最小 HD3 值 (ADC3669 - 500MSPS)Go
- 為模擬輸入添加了對(duì)輸入電壓范圍的說明Go
- 更改了“并行 LVDS (DDR)”部分Go
- 新增了“SLVDS – 狀態(tài)位插入”主題Go
- 添加了“輸出擾頻器”主題Go
- 更改了 表 8-30 中的 LVDS 反轉(zhuǎn)通道映射Go