ZHCSO96B June 2021 – June 2022 DAC12DL3200
PRODUCTION DATA
- 1 特性
- 2 應(yīng)用
- 3 說(shuō)明
- 4 Revision History
- 5 Pin Configuration and Functions
-
6 Specifications
- 6.1 Absolute Maximum Ratings
- 6.2 ESD Ratings
- 6.3 Recommended Operating Conditions
- 6.4 Thermal Information
- 6.5 Electrical Characteristics - DC Specifications
- 6.6 Electrical Characteristics - Power Consumption
- 6.7 Electrical Characteristics - AC Specifications
- 6.8 Timing Requirements
- 6.9 Switching Characteristics
- 6.10 Typical Characteristics
-
7 Detailed Description
- 7.1 Overview
- 7.2 Functional Block Diagram
- 7.3
Feature Description
- 7.3.1 DAC Output Modes
- 7.3.2 DAC Output Interface
- 7.3.3 LVDS Interface
- 7.3.4 Multi-Device Synchronization (SYSREF+/-)
- 7.3.5 Alarms
- 7.4 Device Functional Modes
- 7.5 Programming
- 8 Application and Implementation
- 9 Device and Documentation Support
- 10Mechanical, Packaging, and Orderable Information
封裝選項(xiàng)
機(jī)械數(shù)據(jù) (封裝 | 引腳)
散熱焊盤(pán)機(jī)械數(shù)據(jù) (封裝 | 引腳)
訂購(gòu)信息
3 說(shuō)明
DAC12DL3200 是一款延遲非常低的雙通道射頻采樣數(shù)模轉(zhuǎn)換器 (DAC)，輸入和輸出速率在雙通道模式下高達(dá) 3.2GSPS，或在單通道模式下高達(dá) 6.4GSPS。當(dāng)使用多種奈奎斯特輸出模式時(shí)，DAC 可以在接近 8GHz 的載波頻率下傳輸超過(guò) 2GHz 的信號(hào)帶寬。高輸出頻率范圍支持在 C 頻帶 (8GHz) 及以上的帶寬下直接采樣。
DAC12DL3200 可用作雙通道模式下的 I/Q 基帶 DAC。高采樣率和輸出頻率范圍還使 DAC12DL3200 能夠支持任意波形生成和直接數(shù)字合成 (DDS)。集成 DDS 塊可在片上實(shí)現(xiàn)單音和雙音生成。
DAC12DL3200 具有并行 LVDS 接口，該接口包含多達(dá) 48 個(gè) LVDS 對(duì)和 4 個(gè) DDR LVDS 時(shí)鐘。選通信號(hào)用于同步可通過(guò)最低有效位 (LSB) 或?qū)Ｓ眠x通 LVDS 通道發(fā)送的接口。每個(gè) LVDS 對(duì)可高達(dá) 1.6Gbps。使用同步信號(hào) (SYSREF) 支持多器件同步，多器件同步與 JESD204B/C 時(shí)鐘器件兼容。SYSREF 窗口化簡(jiǎn)化了多器件系統(tǒng)中的同步。
封裝信息
| 器件型號(hào) | 封裝(1) | 封裝尺寸（標(biāo)稱(chēng)值） |
|---|---|---|
| DAC12DL3200 | FCBGA (256) | 17mm x 17mm |
(1) 如需了解所有可用封裝，請(qǐng)參閱數(shù)據(jù)表末尾的可訂購(gòu)產(chǎn)品附錄。
雙通道模式頻率響應(yīng)