ZHCSFC4E December 2015 – July 2025 HD3SS3220 , HD3SS3220L
PRODUCTION DATA
用戶可使用 ADDR 引腳將 HD3SS3220 配置為 I2C 或 GPIO。ADDR 引腳是一個(gè) 3 電平控制引腳。當(dāng) ADDR 引腳保持懸空 (NC) 時(shí)，HD3SS3220 處于 GPIO 模式。當(dāng) ADDR 引腳被拉為高電平時(shí)，HD3SS3220 處于 I2C 模式，地址位 6 等于 1。當(dāng) ADDR 引腳被拉為低電平時(shí)，HD3SS3220 處于 I2C 模式，地址位 6 等于 0。
HD3SS3220 的所有輸出均為開漏配置。
OUT1 和 OUT2 引腳用于輸出處于 GPIO 模式時(shí)的 Type-C 電流模式。此外，OUT3 引腳用于傳達(dá) GPIO 模式下的音頻附件模式?？梢栽?a xmlns:opentopic="http://www.idiominc.com/opentopic" class="xref" href="#SLLSES18402">表 6-3 中找到這些輸出引腳的細(xì)節(jié)。
| OUT1 | OUT2 | 廣播 |
|---|---|---|
| H | H | 默認(rèn)值 |
| H | L | 默認(rèn)值 |
| L | H | 中 |
| L | L | 高 |
在 I2C 模式下運(yùn)行時(shí)，HD3SS3220 使用 SCL 時(shí)鐘線和 SDA 數(shù)據(jù)線以及 INT 引腳。INT 引腳向系統(tǒng)傳達(dá)中斷或 I2C 寄存器的變化。當(dāng) HD3SS3220 使用新信息更新寄存器時(shí)，INT 引腳將被拉低。INT_N 引腳為開漏。當(dāng) INT 引腳被拉低時(shí)，應(yīng)設(shè)置 INTERRUPT_STATUS 寄存器?？蛻魬?yīng)向 I2C 寫入以清除 INTERRUPT_STATUS 寄存器。
在 GPIO 模式下運(yùn)行時(shí)，OUT3 引腳用于代替 INT 引腳，以確定是否檢測(cè)到并連接了音頻附件。當(dāng)檢測(cè)到音頻附件時(shí)，OUT3 引腳被拉至低電平。
當(dāng)為 I2C 上拉使用 3.3V 電源時(shí)，客戶必須確保 VDD5 至少為 3V。否則，I2C 可能會(huì)對(duì)器件反向供電。