ZHCSZB1K November 1979 – December 2025 NE5532 , NE5532A , SA5532 , SA5532A
PRODUCTION DATA
封裝選項
請參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
機械數(shù)據(jù) (封裝 | 引腳)
- D|8
- P|8
散熱焊盤機械數(shù)據(jù) (封裝 | 引腳)
訂購信息
7.1.2 詳細設計過程
圖 7-1 中的電路使用兩個放大器和基準電壓 VREF，接受單端輸入信號 VIN，并生成兩個輸出信號 VOUT+ 和 VOUT–。VOUT+ 是第一個放大器的輸出，并且是輸入信號 VIN 方程式 1 的緩沖版本。VOUT– 是第二個放大器的輸出，該放大器使用 VREF 將失調電壓添加至 VIN 和反饋以添加反相增益。VOUT– 的傳遞函數(shù)如方程式 2 所示。
方程式 1. VOUT+ = VIN
方程式 2. 
差分輸出信號 (VDIFF) 是兩個單端輸出信號（VOUT+ 和 VOUT–）之差。方程式 3 顯示了 VDIFF 的傳遞函數(shù)。通過應用 R1 = R2 和 R3 = R4 兩種條件，傳遞函數(shù)簡化為 方程式 6。使用此配置，最大輸入信號等于基準電壓，每個放大器的最大輸出等于 VREF。差分輸出范圍為 2 × VREF。此外，共模電壓為 VREF 的一半（請參閱 方程式 7）。
方程式 3. 
方程式 4. VOUT+ = VIN
方程式 5. VOUT– = VREF – VIN
方程式 6. VDIFF = 2×VIN – VREF
方程式 7. 