ZHCSZ05 October 2025 SN74LVC1G09B
ADVANCE INFORMATION
該器件包括開漏 CMOS 輸出。開漏輸出僅能將輸出驅(qū)動(dòng)為低電平。當(dāng)處于邏輯高電平狀態(tài)時(shí)，開漏輸出處于高阻態(tài)。該器件的驅(qū)動(dòng)能力可在輕負(fù)載情況下產(chǎn)生快速邊沿，因此在布線和負(fù)載設(shè)計(jì)時(shí)應(yīng)注意防止振鈴。此外，該器件的輸出能夠驅(qū)動(dòng)的電流比此器件能夠承受的電流更大，而不會(huì)損壞器件。限制器件輸出功率，以避免因過流導(dǎo)致?lián)p壞。始終遵守 絕對(duì)最大額定值 中規(guī)定的電氣和熱限值。
當(dāng)置于高阻態(tài)時(shí)，輸出既不會(huì)拉出電流，也不會(huì)灌入電流，但 電氣特性 表中定義的小漏電流除外。在高阻抗?fàn)顟B(tài)下，輸出電壓不受器件控制，而取決于外部因素。如果沒有其他驅(qū)動(dòng)器連接到該節(jié)點(diǎn)，則這稱為懸空節(jié)點(diǎn)且電壓未知。上拉電阻可以連接到輸出端，以便當(dāng)輸出端處于高阻態(tài)時(shí)在輸出端提供已知電壓。電阻值取決于多種因素，包括寄生電容和功耗限制。通常使用 10kΩ 電阻以滿足這些要求。
未使用的開漏 CMOS 輸出應(yīng)保持?jǐn)嚅_。