ZHCSDC2E February 2015 – October 2025 SN74LVC1G14-Q1
PRODUCTION DATA
請參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
此器件包括具有施密特觸發(fā)架構的輸入。這些輸入為高阻抗，通常建模為從輸入到地之間、與輸入電容（電容值在電氣特性 表中規(guī)定）并聯(lián)的電阻器。最壞情況下的電阻是使用絕對最大額定值 表中給出的最大輸入電壓和電氣特性 表中給出的最大輸入漏電流，根據(jù)歐姆定律 (R = V ÷ I) 計算得出的。
施密特觸發(fā)輸入架構可提供由電氣特性 表中的 ΔVT 定義的遲滯，因而此器件能夠很好地耐受慢速或高噪聲輸入。雖然輸入的驅動速度可能比標準 CMOS 輸入慢得多，但仍建議正確端接未使用的輸入。使用緩慢的轉換信號驅動輸入會增加器件的動態(tài)電流消耗。有關施密特觸發(fā)輸入的其他信息，請參閱了解施密特觸發(fā)。