ZHCAB57C January 2020 – January 2024 TLV320ADC3120 , TLV320ADC3140 , TLV320ADC5120 , TLV320ADC5140 , TLV320ADC6120 , TLV320ADC6140

3 共享音頻總線

TLV320ADCx140/PCMx140-Q1 和 TLV320ADCx120/PCMx120-Q1 器件通過時(shí)分多路復(fù)用 (TDM) 音頻總線發(fā)送數(shù)字音頻數(shù)據(jù)。一組通道傳輸從 FSYNC 的上升沿開始，先傳輸?shù)谝粋€(gè)數(shù)據(jù)時(shí)隙（時(shí)隙 0），然后按升序傳輸其余數(shù)據(jù)時(shí)隙（時(shí)隙 1、時(shí)隙 2，依此類推）。時(shí)隙包含來自 ADC 通道的轉(zhuǎn)換數(shù)據(jù)。每個(gè)時(shí)隙在 BCLK 的上升沿或下降沿傳輸一個(gè)位，首先從最高有效位開始。圖 3-1 展示了當(dāng) TX_OFFSET 設(shè)置為 0 時(shí)具有八個(gè)時(shí)隙的 TDM 總線運(yùn)行的示例。在該圖中，F(xiàn)SYNC 是來自主機(jī)處理器的幀同步信號(hào)，BCLK 是來自主機(jī)處理器的位時(shí)鐘信號(hào)，SDOUT 是來自 TLV320ADCx140/PCMx140-Q1 和 TLV320ADCx120/PCMx120-Q1 器件的總線。TLV320ADCx140/PCMx140-Q1 和 TLV320ADCx120/PCMx120-Q1 支持 SDOUT 輸出中多達(dá) 64 個(gè)時(shí)隙。

圖 3-1 TDM 模式標(biāo)準(zhǔn)協(xié)議時(shí)序 (TX_OFFSET = 0)

為了使音頻總線在 TDM 模式下正常工作，每幀的位時(shí)鐘數(shù)必須大于或等于活動(dòng)輸出通道數(shù)乘以輸出通道數(shù)據(jù)的編程字長(zhǎng)，如方程式 1 所示。對(duì)于圖 1-1 所示的示例（其中有四個(gè)器件，每個(gè)器件具有四個(gè)通道，采樣速率為 48KHz，字長(zhǎng)為 32 位），BCLK ≥ 4 × 4 × 48,000 × 32 = 24.576MHz。由于支持的最大 BCLK 為 25MHz，因此最大器件數(shù)取決于所使用的通道數(shù)、采樣速率和字長(zhǎng)，以保持位時(shí)鐘 (BCLK) 低于 25MHz。

方程式 1. 25MHz ≥ 位時(shí)鐘 ≥ (通道/器件數(shù)) × (器件數(shù)) × (采樣速率) × (字長(zhǎng))

注：對(duì)于大于 18.5MHz 的 BCLK 周期（有關(guān)相應(yīng)的采樣速率，請(qǐng)參閱數(shù)據(jù)表中支持的 FSYNC 和 BCLK 頻率表），必須滿足以下條件之一：

微處理器必須通過增加一個(gè) BCLK 周期延遲來鎖存同邊沿時(shí)鐘極性上的 DOUT 數(shù)據(jù)，以便采集 DOUT 傳輸。
通過在 ASI_CFG0 寄存器中設(shè)置 TX_EDGE = 1，ADC 必須在 BCLK 邊沿的 DOUT 傳輸中增加半個(gè)周期的 DOUT 延遲 (圖 3-7)。該設(shè)置將在微處理器的數(shù)據(jù)采集中增加 1 位偏移。

如果不遵守這些條件，可能會(huì)導(dǎo)致微處理器從 DOUT 采集損壞的數(shù)據(jù)。

TLV320ADCx140/PCMx140-Q1 和 TLV320ADCx120/PCMx120-Q1 支持使用兩種方法將多個(gè)器件接到一起：共享 TDM 或菊花鏈 TDM。以下兩部分詳細(xì)介紹需要對(duì)哪些寄存器進(jìn)行編程，以便將 TLV320ADCx140/PCMx140-Q1 器件配置為用這些方法共享 TDM 總線。