6 VSYS 電壓斜坡

TPS65219 上電序列由以下主要步驟進(jìn)行控制：VSYS 上的電壓升至高于 POR_Rising 閾值，PMIC 將 NVM 內(nèi)容加載到寄存器映射中，然后等待 ON 請(qǐng)求，收到該請(qǐng)求之后執(zhí)行上電序列。如需繞過第一個(gè) ON 請(qǐng)求，可以在 PU_ON_FSD 寄存器字段中啟用首次電源檢測(cè)特性 (FSD)。當(dāng) PU_ON_FSD=0x1 時(shí)，PMIC 在 NVM 設(shè)置加載到寄存器映射之后便會(huì)開始執(zhí)行上電序列，而不會(huì)等待 ON 請(qǐng)求。在這種情況下，客戶必須確保為 VSYS 供電的前置穩(wěn)壓器在 PMIC 開始執(zhí)行上電序列之前達(dá)到穩(wěn)定的輸出電壓。在 VSYS 升至高于 POR_threshold 之后，VSYS 上的電壓必須在大約 2.3ms 內(nèi)達(dá)到目標(biāo) Vout。

圖 6-1 展示了啟用 FSD 且 VSYS 具有慢速斜坡時(shí)的示例。

圖 6-1 啟用 FSD 且 VSYS 具有慢速斜坡

• 第 1 步：VSYS 達(dá)到 POR_Rising 閾值。
• 第 2 步：NVM 設(shè)置在大約 2.3ms 內(nèi)加載到寄存器中。
• 第 3 步：由于 FSD 處于啟用狀態(tài)，PMIC 開始執(zhí)行上電序列，但 VSYS 上的電壓仍然過低，不滿足輸入到輸出余量。上電序列中的第一個(gè) PMIC 電源軌顯示三個(gè)電壓峰值，分別表示第一次上電以及重試計(jì)數(shù)器 (MASK_RETRY_COUNT) 中配置的兩次嘗試。
• 第 4 步：使能引腳變?yōu)楦唠娖?，引腳抗尖峰脈沖生效。
• 第 5 步：PMIC 無法執(zhí)行上電序列，因?yàn)樵诘?3 步中嘗試上電后，器件保持在初始化狀態(tài)。若要使 PMIC 退出初始化狀態(tài)，需要以更快的斜坡在 VSYS 上進(jìn)行下電上電。

圖 6-2 展示了禁用 FSD 且 VSYS 具有慢速斜坡時(shí)的示例。

• 第 1 步：VSYS 達(dá)到 POR_Rising 閾值。
• 第 2 步：NVM 設(shè)置在大約 2.3ms 內(nèi)加載到寄存器中。
• 第 3 步：由于 FSD 處于禁用狀態(tài)，PMIC 會(huì)等待 ON 請(qǐng)求以執(zhí)行上電序列。
• 第 4 步：使能引腳變?yōu)楦唠娖剑_抗尖峰脈沖生效。
• 第 5 步：PMIC 開始執(zhí)行上電序列，先將電源軌分配給第一個(gè)階段。

圖 6-2 禁用 FSD 且 VSYS 具有慢速斜坡