ZHCACR6A June 2023 – November 2023 TLV320ADC3120 , TLV320ADC3140 , TLV320ADC5120 , TLV320ADC5140 , TLV320ADC6120 , TLV320ADC6140
在音頻 ADC 中,過采樣會(huì)降低目標(biāo)頻帶中的量化噪聲,從而提高 SNR。N 位 ADC 的信噪比理論值可以表示為:
其中,N 是位數(shù)。通過過采樣,可以提高 SNR,而設(shè)計(jì)人員可以使用以下公式來量化 SNR 的改進(jìn):
其中 OSR(過采樣率)是采樣頻率與輸入頻率兩倍之比,也稱為奈奎斯特頻率。這個(gè)比率可通過以下公式得出:
上述公式表明,SNR 每倍頻程會(huì)提高 3dB。因此,如果 OSR = 2,SNR 會(huì)提高 3dB;如果 OSR = 4,則 SNR 會(huì)提高 6dB。
TI 音頻 ADC 產(chǎn)品系列中的 TLV320ADC5140 和 TLV320ADC6140 器件采用動(dòng)態(tài)范圍增強(qiáng)器 (DRE) 算法,該算法可用于通過提高 ADC 通道在低信號(hào)電平下的動(dòng)態(tài)范圍來提升遠(yuǎn)場(chǎng)錄音性能。DRE 是一種數(shù)字輔助算法,可動(dòng)態(tài)調(diào)整前端可編程增益放大器 (PGA),以提高低電平信號(hào)的信噪比,同時(shí)防止高電平信號(hào)使 PGA 和 ADC 飽和。
前面幾節(jié)中介紹的兩種方法都已嵌入到 ADC 設(shè)計(jì)中。還有另一種方法可以改善動(dòng)態(tài)范圍,這與過采樣方法類似。這種方法并聯(lián)使用兩個(gè)、四個(gè)或更多 ADC,而不是進(jìn)行過采樣。在這種方法中,相同的輸入被饋送到所有 ADC,因?yàn)檩斎肴歼B接在一起,并且對(duì)輸出進(jìn)行求和并取平均值,以獲得改進(jìn)的動(dòng)態(tài)范圍。在圖 2-1 中,輸入端連接了兩個(gè)相同的 ADC,接收相同的電壓。輸出在數(shù)字域中進(jìn)行求和,并使用 FPGA 或數(shù)字信號(hào)處理器內(nèi)的后端數(shù)字處理取平均值。
方程式 1 至方程式 9 展示了使用此方法如何改善動(dòng)態(tài)范圍。當(dāng)對(duì)兩個(gè)頻率和相位相同的信號(hào)求和時(shí),信號(hào)會(huì)以電壓形式相加。這個(gè)求和的結(jié)果是:
但是,隨機(jī)信號(hào)(例如具有不同頻率和相位的噪聲)會(huì)以功率形式相加。來自兩個(gè)獨(dú)立轉(zhuǎn)換器或通道的噪聲為白噪聲和隨機(jī)噪聲,這意味著來自不同通道或器件的噪聲絕大多數(shù)是不相關(guān)的。由于噪聲信號(hào)是隨機(jī)的,因此必須通過統(tǒng)計(jì)方法來處理信號(hào)。兩個(gè)噪聲源的求和結(jié)果為:
圖 2-1 展示了一個(gè)具有兩個(gè)相同 ADC 的電路。圖中使用了兩個(gè)相同的 ADC,為這兩個(gè) ADC 提供了相同的輸入,并且每個(gè) ADC 的輸出均發(fā)送到數(shù)字域中進(jìn)行求和并取平均值。每個(gè) ADC 的輸入由輸入信號(hào)和噪聲組成。兩個(gè)輸出可以使用以下公式進(jìn)行求和:
在前面的公式中,兩個(gè)輸入是相同的。對(duì)這些信號(hào)求和會(huì)使信號(hào)電平加倍,這相當(dāng)于信號(hào)電平增加 6dB,而對(duì)不相關(guān)噪聲源求和則會(huì)將噪聲電平增加 1.4 倍(即 3dB)??傮w而言,動(dòng)態(tài)范圍提高了 3dB。這個(gè)概念可以擴(kuò)展到更多并聯(lián)器件,從而可以進(jìn)一步提高 SNR。例如,如果并聯(lián)使用四個(gè) ADC,結(jié)果是 SNR 提高 6dB。結(jié)合方程式 1(用于根據(jù)位數(shù)計(jì)算 SNR),有效位數(shù) (ENOB) 可使用以下公式計(jì)算得出:
在 SNR 提高 3dB 后,新的 ENOB 計(jì)算如下:
其中,對(duì)于兩個(gè)并聯(lián)使用的轉(zhuǎn)換器,SNR’=SNR+3。替換方程式 8 中的 SNR’ 后,便會(huì)得到以下公式。
并聯(lián)使用的器件數(shù)量每增加一倍,有效位數(shù)增加大約 0.5,而 SNR 將提高 3dB。