ZHCADA2 October 2023 TXV0106 , TXV0106-Q1 , TXV0108 , TXV0108-Q1
引言
物理層器件 (PHY) 在以太網(wǎng)網(wǎng)絡(luò)協(xié)議中發(fā)揮著重要作用，因?yàn)樗鼈兺ㄟ^許多不同類型的轉(zhuǎn)換介質(zhì)對(duì)數(shù)據(jù)進(jìn)行串行化和解串，從而充當(dāng)來自外部世界的數(shù)據(jù)通信的橋梁。PHY 連接到通常集成在 FPGA 或 SoC 中的以太網(wǎng)媒體訪問控制器 (MAC)。當(dāng) SoC、ASIC 和 FPGA 等大型數(shù)字器件切換到較低的內(nèi)核電壓時(shí)，接口設(shè)計(jì)通常會(huì)遇到挑戰(zhàn)。當(dāng)以低電壓運(yùn)行時(shí)，集成式和獨(dú)立 MAC 通常無法支持更高的 I/O 電壓。系統(tǒng)設(shè)計(jì)人員通常需要解決 MAC 和 PHY 之間的 I/O 電平不匹配問題，同時(shí)仍保持接口的信號(hào)完整性。此外，簡(jiǎn)化千兆位媒體獨(dú)立接口 (RGMII) 等以太網(wǎng)接口具有嚴(yán)格的時(shí)序要求，在較低電壓下更難以滿足這些要求。
本應(yīng)用簡(jiǎn)報(bào)介紹了 RGMII 的時(shí)序要求，并展示了 TI 的高速 TXV 系列如何在克服 I/O 電壓不匹配的同時(shí)滿足 RGMII 時(shí)序要求。
RGMII 時(shí)序要求
RGMII 是在 MAC 與 PHY 之間使用的接口，可支持 10Mbps、100Mbps 和 1000Mbps 的速度。圖 1 顯示了 MAC 和 PHY 之間的連接。以 1000Mbps 速率運(yùn)行時(shí)，由于數(shù)據(jù)以雙數(shù)據(jù)速率 (DDR) 信令處理，而較低的速度使用單數(shù)據(jù)速率 (SDR)，因此時(shí)序要求更嚴(yán)格。本應(yīng)用簡(jiǎn)報(bào)中通篇使用 1000Mbps 時(shí)序，因?yàn)闈M足此時(shí)序要求也會(huì)滿足 10Mbps 和 100Mbps 時(shí)序要求。
圖 1 MAC 和 PHY 之間的 RGMII 接口表 1、圖 2 和圖 3 顯示了 RGMII 1.3 版和 2.0 版標(biāo)準(zhǔn)的時(shí)序要求。1.3 版規(guī)定必須在時(shí)鐘和數(shù)據(jù)線之間引入偏斜，通常約為 1.5ns 至 2.0ns。在 2.0 版中，可由 MAC 或 PHY 生成偏斜，并通過 TsetupT 和 TholdT 給出。RGMII 2.0 版時(shí)序以紅色突出顯示。
| 符號(hào) | 參數(shù) | 最小值 | 典型 | 最大值 | 單位 |
|---|---|---|---|---|---|
| TskewT | 數(shù)據(jù)到時(shí)鐘輸出偏斜（在變送器處） | -500 | 0 | 500 | ps |
| TskewR | 數(shù)據(jù)到時(shí)鐘輸入偏斜（在接收器處） | 1 | 1.8 | 2.6 | ns |
| TsetupT | 數(shù)據(jù)到時(shí)鐘輸出設(shè)置 | 1.2 | 2.0 | ns | |
| TholdT | 數(shù)據(jù)到時(shí)鐘輸出保持 | 1.2 | 2.0 | ns | |
| TsetupR | 數(shù)據(jù)到時(shí)鐘輸入保持 | 1.0 | 2.0 | ns | |
| TholdR | 數(shù)據(jù)到時(shí)鐘輸入保持 | 1.0 | 2.0 | ns | |
| Tcyc | 時(shí)鐘周期時(shí)長(zhǎng) | 7.2 | 8 | 8.8 | ns |
| Dcyc | 千兆位的占空比 | 45 | 50 | 55 | % |
| TR/TF | 上升/下降時(shí)間 (20-80%) | 0.75 | ns |
圖 2 RGMII 1.3 和 2.0 版發(fā)送器時(shí)序圖
圖 3 RGMII 1.3 和 2.0 版接收器時(shí)序圖TXV 輸出偏斜測(cè)量
數(shù)據(jù)表中的輸出通道間偏斜 Tsk(o) 值使用兩種類型的偏斜測(cè)量值來捕獲最壞情況下的偏斜、輸出和反相偏斜。在圖 4 中可找到兩者的圖解。
圖 4 輸出偏斜 (TRR/TFF) 和反相偏斜 (TRF/TFR) 測(cè)量輸出偏斜是驅(qū)動(dòng)相同的指定負(fù)載時(shí)，同一器件在相同轉(zhuǎn)換條件下任意兩個(gè)輸出之間的偏斜差。輸出偏斜測(cè)量值通過 TRR 和 TFF 給出。反相偏斜是驅(qū)動(dòng)相同的指定負(fù)載時(shí)，同一器件在輸入轉(zhuǎn)換相反的情況下兩個(gè)輸出之間的偏斜差。反相偏斜測(cè)量值通過 TRF 和 TFR 給出。
TXV 時(shí)序優(yōu)勢(shì)
表 2 給出了 TXV 系列和 RGMII 標(biāo)準(zhǔn)之間的時(shí)序差異。下面的比較顯示，TXV 最壞情況下的時(shí)序不超過 RGMII 標(biāo)準(zhǔn)的最大時(shí)序參數(shù)。這給 MAC、PHY 和 PCB 留下了時(shí)序裕度，表明 TXV 產(chǎn)品系列適用于與 RGMII 連接，即使在 1000Mbps 的速率下也是如此。
結(jié)論
FPGA、SoC 和 ASIC 等處理器正朝著更低電壓 I/O 發(fā)展，通過降低功耗而使客戶受益。這會(huì)導(dǎo)致 I/O 電壓不匹配，但許多電平轉(zhuǎn)換器無法滿足嚴(yán)格的時(shí)序要求（例如上升/下降時(shí)間、通道間偏斜和偏斜敏感接口的占空比失真）。本應(yīng)用簡(jiǎn)報(bào)展示了 TXV 電平轉(zhuǎn)換器系列如何彌合 I/O 電壓差距，同時(shí)還提供優(yōu)化的交流性能并滿足 RGMII 等低偏斜接口的嚴(yán)格時(shí)序要求。
VCCA = 1.8V，VCCB = 3.3V，CLoad = 5pF，在 125°C 時(shí)每個(gè)數(shù)據(jù)通道為 250Mbps