2 輸出配置

圖 2-1 中的 DAC 輸出后有兩個(gè)緩沖器，每個(gè)緩沖器都提供負(fù)反饋。緩沖器的一個(gè)負(fù)輸入連接到 DAC 的輸出，而正輸入連接到共模節(jié)點(diǎn)。每個(gè)緩沖器的輸出都連接到一個(gè)輸出引腳。根據(jù)應(yīng)用的不同，可以使用這兩個(gè)緩沖器中的一個(gè)或兩個(gè)。TAD5212-Q1 支持多達(dá)兩個(gè)通道的差分輸出、多達(dá)兩個(gè)通道的偽差分輸出和多達(dá)四個(gè)通道的單端輸出。每個(gè)輸出通道都可以獨(dú)立配置為差分或單端輸出。

寄存器 100 和 107 用于配置 OUTxP 和 OUTxM 的輸出連接（例如差分輸出、單端輸出等），其中 x 是對應(yīng)于通道一或通道二的通道編號。本節(jié)將進(jìn)一步討論每種配置和允許的擺幅。

圖 2-1 DAC 和輸出緩沖放大器的總體結(jié)構(gòu)

在全差分配置中，兩個(gè)輸出引腳上的 DAC 數(shù)據(jù)均為差分?jǐn)?shù)據(jù)。在該配置中，負(fù)載連接在兩個(gè)輸出引腳之間。在差分模式下，通過在負(fù)載前的輸出端連接一個(gè)電容器，可以對負(fù)載進(jìn)行交流耦合?；蛘?，通過將輸出直接連接到負(fù)載，可以對負(fù)載進(jìn)行直流耦合。圖 2-2 和圖 2-3 展示了全差分模式下的交流和直流耦合。全差分配置的最大擺幅為 2Vrms。最大擺幅之所以為 2Vrms，是因?yàn)橐粋€(gè)輸出相對于另一個(gè)輸出有 180 度的相位差，所產(chǎn)生的擺幅實(shí)際上增加了一倍，如圖 2-4 所示。

圖 2-2 全差分交流耦合

圖 2-3 全差分直流耦合

圖 2-4 每個(gè)輸出的信號幅度和相位以及生成的差分信號

在單端配置中，輸出可以位于一個(gè)輸出引腳 OUTP 或 OUTM 上，但需要交流耦合，因?yàn)槿绻麤]有電容器，可能會(huì)導(dǎo)致電流消耗。消耗的電流取決于所連接的負(fù)載。圖 2-5 展示了采用交流耦合的單端配置示例。在 1Vrms 時(shí)，單端配置的最大擺幅是全差分配置的一半。

圖 2-5 具有所需交流耦合的單端配置

圖 2-6 單端配置中的信號反轉(zhuǎn)

偽差分配置與全差分配置類似，但在這種情況下，DAC 輸出位于一個(gè)引腳上，而另一個(gè)引腳連接到共模電壓。偽差分配置的主要用例是避免使用交流耦合電容器。與全差分配置類似，偽差分配置允許使用帶或不帶交流耦合電容器的負(fù)載。偽差分配置的最大擺幅為 1Vrms。圖 2-7 展示了具有直流負(fù)載耦合的偽差分配置。

圖 2-7 具有直流耦合的偽差分配置

TAD5212 可以在每種模式下結(jié)合使用多個(gè)驅(qū)動(dòng)器。通常，單端輸出使用四個(gè)通道，而全差分和偽差分配置使用兩個(gè)通道。不過，該 DAC 的一個(gè)顯著特性是，即使在單端配置中，也能使用全部四個(gè)通道，因?yàn)樵?DAC 相當(dāng)于兩個(gè)半 DAC。

DAC 采用標(biāo)稱 3.3V、3V 或 1.8V 電源供電。對于 3.3V 電源，內(nèi)部生成的基準(zhǔn)電壓為 2.75V，這使得在差分配置下能達(dá)到 2Vrms 的擺幅，或在單端配置下能達(dá)到 1Vrms 的擺幅。

當(dāng)使用 1.8V 電源時(shí)，基準(zhǔn)電壓降至 1.65V，共模電壓為 0.9V，這樣輸出就可以在共模電壓上下 5V 范圍內(nèi)擺動(dòng)，而不會(huì)導(dǎo)致驅(qū)動(dòng)器飽和。

通常，余量會(huì)隨著電源電壓的降低而減小，以便能夠使用現(xiàn)有電源驅(qū)動(dòng)負(fù)載。表 2-1 展示了電源電壓以及產(chǎn)生的基準(zhǔn)電壓和輸出擺幅。