設(shè)計目標

設(shè)計說明

LVDS 信號恢復電路在數(shù)字系統(tǒng)中用來檢索失真時鐘或數(shù)據(jù)波形。由于存在雜散電容、雜散電感或傳輸線反射，這些時鐘和數(shù)據(jù)信號在長跡線上會衰減和失真。該比較器用于檢測衰減和失真的輸入信號，并將其轉(zhuǎn)換為滿量程 LVDS 輸出信號。此電路還可用于從單端信號轉(zhuǎn)換為 LVDS 信號。在這種情況下，動態(tài)基準電壓將連接到比較器的反相終端，該端從輸入信號中提取共模電壓。

設(shè)計說明

1. 選擇具有低輸入失調(diào)電壓和快速傳播延遲的比較器。
2. 應(yīng)使用切換頻率大于輸入信號頻率的比較器，以便正確地處理傳入數(shù)字信號。如果數(shù)據(jù)表中沒有規(guī)定下限值，則 30% 的裕量足以滿足工藝和溫度變化要求。
3. 信號應(yīng)繞動態(tài)基準的波形中點對稱，從而準確地確定輸入信號的共模電壓。對于占空比超出 30% 至 70% 的信號，動態(tài)基準必須替換為外部基準源。

設(shè)計步驟（LVDS 輸入）

1. 將 LVDS 輸入的正負部分分別連接到比較器的同相和反相端子。
2. 確保 LVDS 信號通過兩個輸入端之間連接的 100Ω 電阻 R₁ 正確端接。
3. 將 VCC 連接到 TLV3605 SHDN 引腳以禁用器件的關(guān)斷功能。
4. 使用兩個節(jié)點之間連接的 100Ω 電阻 R_L 端接輸出信號。
5. 如果輸入信號除了衰減之外還有噪聲，TLV3605 能夠通過其可調(diào)遲滯功能來處理噪聲。該引腳可由電壓源驅(qū)動或連接到 VEE 的電阻器，并可使比較器具有高達 65mV 的遲滯，并根據(jù)引腳上所示電壓鎖存輸出。有關(guān)更多信息，請參閱 TLV3604、TLV3605 具有 LVDS 輸出的 800ps 高速 RRI 比較器 數(shù)據(jù)表。對于該電路，通過將 600kΩ 電阻器連接到 VEE 來實現(xiàn) 10mV 的遲滯從而抵消嘈雜的輸入信號。

設(shè)計步驟（單端輸入）

1. 將比較器的同相輸入設(shè)置為輸入數(shù)據(jù)信號。
2. 使用電容器 C₁ 和電阻器 R₁ 從低通網(wǎng)絡(luò)創(chuàng)建動態(tài)基準。將網(wǎng)絡(luò)的輸入連接到同相輸入端，將輸出連接到反相輸入端。
3. 調(diào)整動態(tài)基準值的大小，使其截止頻率明顯低于輸入信號的工作頻率，同時確保網(wǎng)絡(luò)的時間常數(shù)足夠小，從而實現(xiàn)最大響應(yīng)度。將 C₁ 設(shè)為 0.1μF，將時間常數(shù) $\tau$ 設(shè)計為 10μs，計算需要的電阻器值：
   $\tau = R_1{C}_1$
   ${\text{10μs = R}}_1{\text{(100nF) ? R}}_1\text{ = 100Ω}$
   使用求解的電阻值，確保截止頻率仍然明顯低于輸入信號頻率。
   $f_{cutoff}=\frac{1}{2\pi R_1{C}_1}=\frac{1}{2\pi \left(100\Omega \right)\left(100nF\right)}=15.915khz?1GHz$
   時間常數(shù) $\tau$ 與 f_cutoff 成反比。τ 越快 動態(tài)基準輸出節(jié)點對輸入的反應(yīng)越強，同時將截止頻率推高。然而，如果動態(tài)基準的截止頻率接近輸入信號的工作頻率，網(wǎng)絡(luò)的輸出就無法正確濾除輸入信號的高頻分量，從而無法產(chǎn)生穩(wěn)定的直流基準電壓來與輸入信號進行比較。

   平衡信號的準確濾波和 $\tau$ 為啟動時間。當系統(tǒng)在未充電狀態(tài)下啟動時，一旦激活系統(tǒng)，就會有一段時間（大約 5 $\tau$ ），直到反相輸入端的電壓電平處于準確電平。

4. 將 VCC 連接到 TLV3605 SHDN 引腳以禁用器件的關(guān)斷功能。
5. 使用兩個節(jié)點之間連接的 100Ω 電阻 R_L 端接輸出信號。
6. 如果輸入信號除了衰減之外還有噪聲，TLV3605 能夠通過其可調(diào)遲滯功能來處理噪聲。該引腳可由電壓源驅(qū)動或連接到 VEE 的電阻器，并可使比較器具有高達 65mV 的遲滯，并根據(jù)引腳上所示電壓鎖存輸出。有關(guān)更多信息，請參閱 TLV3604、TLV3605 具有 LVDS 輸出的 800ps 高速 RRI 比較器 數(shù)據(jù)表。對于該電路，通過將 600kΩ 電阻器連接到 VEE 來實現(xiàn) 10mV 的遲滯從而抵消嘈雜的輸入信號。

設(shè)計仿真

瞬態(tài)仿真結(jié)果

LVDS 輸入

單端輸入

設(shè)計參考資料

有關(guān) TI 綜合電路庫的信息，請參閱模擬工程師電路手冊。

請參閱電路 SPICE 仿真文件 SNOM771 (LVDS) 和 SNOM710（單端）。

有關(guān)大量比較器主題（包括遲滯、傳播延遲和輸入共模范圍）的更多信息，請參閱 TI 高精度實驗室。

設(shè)計特色比較器

設(shè)計備用比較器