背景

低電壓差分信號 (LVDS) 接口通常集成到數(shù)據(jù)處理平臺（例如現(xiàn)場可編程門陣列 (FPGA)）內(nèi)部。這些平臺采用尺寸較小的 CMOS 工藝進行開發(fā)，降低了內(nèi)核電源和輸入/輸出 (I/O) 通道的電壓要求。這些 I/O 要求由 LV（低電壓）前綴指定的較低電壓標準定義。例如，單端 5V CMOS 信號現(xiàn)在具有較低電壓 (LVCMOS) 類型，例如 3.3V、2.5V、1.8V 和 1.2V。尺寸更小的工藝受到限制，無法支持整個 LVDS 標準，因此需要外部 LVDS 接收器解決方案。本應(yīng)用簡報重點介紹了 DS90LVRA2-Q1，這是一種支持低至 1.8V I/O 電壓的外部 LVDS 接收器解決方案。

點對點 LVDS 拓撲

LVDS 是一種差分物理 (PHY) 層協(xié)議，僅使用毫瓦功耗即可提供千兆位的數(shù)據(jù)吞吐量。點對點 LVDS 應(yīng)用包含 LVDS 驅(qū)動器，該驅(qū)動器在通過 100Ω 電阻器端接的總線介質(zhì)上提供恒定的 3.5mA 驅(qū)動電流。LVDS 接收器根據(jù)總線終端上 ±350mV 的正或負電壓擺幅確定高或低數(shù)據(jù)位。LVDS 驅(qū)動器可將 LVCMOS 或 LVTTL 單端輸入轉(zhuǎn)換為 LVDS 輸出。LVDS 接收器將 LVDS 輸入轉(zhuǎn)換為單端 LVCMOS 或 LVTTL 輸出。

借助 TI LVDS 接收器，無需再進行電平轉(zhuǎn)換

電平轉(zhuǎn)換器增加了設(shè)計復(fù)雜性并可能限制接收器性能。使用兩個器件（驅(qū)動器或接收器以及電平轉(zhuǎn)換器）和相關(guān)的分立式元件會在設(shè)計中占用更多的 PCB 面積，并且需要使用 3.3V 電源。

對于集成度更高的解決方案，德州儀器 (TI) 提供了 DS90LVRA2-Q1。該器件是一款以高達 600Mbps 的信號傳輸速率運行的雙通道汽車級 LVDS 接收器。DS90LVRA2-Q1 提供了在 3.3V、2.5V 和 1.8V 電壓下運行的靈活性，可將 LVCMOS 輸出信號驅(qū)動至這些電壓電平，因此無需使用單獨的電平轉(zhuǎn)換器器件來滿足較低的電壓輸入信號規(guī)格。

DS90LVRA2 是 DS90LVRA2-Q1 的非汽車級版本。該器件僅作為 1.8V LVDS 接收器運行，具有 1.8V LVCMOS 輸出。

SN65LVDS4 是一款非汽車級單通道 LVDS 接收器。它以高達 500Mbps 的信號傳輸速率運行。該器件可根據(jù)輸出驅(qū)動電壓引腳 (VDD) 驅(qū)動 3.3V LVTTL、2.5V LVCMOS 和 1.8V LVCMOS 輸出，無需使用單獨的電平轉(zhuǎn)換器器件來滿足較低電壓輸入信號規(guī)格。然而，SN65LVDS4 需要兩個電壓電源引腳（VCC 和 VDD），而 DS90LVRA2-Q1 和 DS90LVRA2 提供單個電壓電源引腳的優(yōu)勢。

TI LVDS 驅(qū)動器的較低電壓解決方案

TI LVDS 產(chǎn)品系列目前不提供較低電壓 LVDS 驅(qū)動器。建議將汽車級 DS90LV027AQ-Q1 雙通道 3.3V LVDS 驅(qū)動器與 DS90LVRA2-Q1 配合使用。對于需要較低電壓輸入信號的應(yīng)用，請參閱 TI 應(yīng)用簡報如何將 3.3V LVDS 緩沖器用作低壓 LVDS 驅(qū)動器。在實現(xiàn)簡單的偏置網(wǎng)絡(luò)時，LVDS 驅(qū)動器不需要電平轉(zhuǎn)換器。

外部 LVDS 接口的系統(tǒng)優(yōu)勢

1：優(yōu)化 FPGA 性能

FPGA 通常具有內(nèi)部集成的可編程 LVDS 接口。使用外部 LVDS 接收器進行設(shè)計可減輕接口的負擔，這意味著不會犧牲 FPGA 的功耗和性能。TI 應(yīng)用簡報為低功耗 FPGA、處理器和 ASIC 設(shè)施啟用 LVDS 鏈路 中重點介紹了這一點。

2：設(shè)計靈活性和更低成本的 FPGA

尺寸更小的 CMOS 工藝是提供內(nèi)部集成 LVDS 接收器可行性的限制因素，無法支持 LVDS 標準的整個共模電壓 (VCM) 范圍。該標準允許 ±1V 共模接地漂移，這意味著 VCM 高達 2.2V。此外，有可能發(fā)生較大接地漂移的系統(tǒng)設(shè)計還可從外部 LVDS 接口中進一步獲益，該接口可提供高達 5V 的擴展共模范圍電壓。具有集成 LVDS 接口的 FPGA 通常更加昂貴。在某些設(shè)計中，外部 LVDS 接口可提供系統(tǒng)設(shè)計靈活性并降低復(fù)雜性和成本。

3：更低的功率預(yù)算

使用低功耗數(shù)據(jù)采集平臺有助于優(yōu)化功耗，從而允許使用更便宜、更可靠且更小的系統(tǒng)，并通過減少對風扇或散熱器的需求來降低熱設(shè)計復(fù)雜性。應(yīng)用特定集成電路 (ASIC) 是具有固定邏輯源的不可編程邏輯器件，從而支持可預(yù)測的功耗，而現(xiàn)代 FPGA 需要三個獨立的電源，并且總體功耗取決于設(shè)計。

TI 應(yīng)用手冊借助 TI Designs 加快 FPGA 電源設(shè)計 重點介紹了如何將電源管理集成電路 (PMIC) 用作集成電源解決方案。此鏈接提供了使用德州儀器 (TI) 處理器的電源解決方案的全面概述。該網(wǎng)站還包含與其他熱門處理器和 FPGA（例如 Altera 和 Xilinx）兼容的電源解決方案。

結(jié)語

尺寸更小的 CMOS 工藝降低了內(nèi)核和 I/O 電壓要求，并限制了數(shù)據(jù)采集平臺中內(nèi)部集成 LVDS 接收解決方案的可行性。DS90LVRA2-Q1 雙通道 LVDS 接收器是一種具有集成功能的外部解決方案，無需為需要低至 1.8V 輸入的平臺單獨使用電平轉(zhuǎn)換器件。此解決方案提高了設(shè)計靈活性，同時減少了元件數(shù)量，并支持許多幾何尺寸更小的 CMOS 工藝的更低電壓信號要求。DS90LVRA2 雙通道 1.8V 接收器和 SN65LVDS4 單通道接收器具有類似的優(yōu)勢。

參考資料

1. 德州儀器 (TI)，如何使用 3.3V LVDS 驅(qū)動器/接收器和電平轉(zhuǎn)換器支持 1.8V 信號 應(yīng)用簡報
2. 德州儀器 (TI)，如何將 3.3V LVDS 緩沖器用作低壓 LVDS 驅(qū)動器 應(yīng)用簡報
3. 德州儀器 (TI)，為低功耗 FPGA、處理器和 ASIC 實施啟用 LVDS 鏈路 應(yīng)用簡報
4. 德州儀器 (TI)，借助 TI Designs 加快 FPGA 電源設(shè)計 技術(shù)文章