引言

可配置邏輯門與 FPGA、MCU 或 CPLD 產(chǎn)品等可編程邏輯器件之間的主要區(qū)別在于，可配置邏輯器件不包含任何用于配置用途的存儲(chǔ)器或保險(xiǎn)絲。可配置邏輯門是集成的組合邏輯電路，提供單個(gè)布爾邏輯函數(shù)，但可用于根據(jù)輸入的連接方式生成各種邏輯函數(shù)。組合邏輯電路始終保持不變，只有該功能的使用部分發(fā)生變化。每個(gè)可配置的函數(shù)編號(hào)提供一個(gè)獨(dú)特的邏輯真值表，該表可巧妙地用于生成多種邏輯函數(shù)。共有五個(gè)主要的可配置邏輯函數(shù)編號(hào)：'57、'58、'97、'98、'99。另外還有兩個(gè) D 型觸發(fā)器，它們包括由 '100 和 '101 函數(shù)表示的可配置邏輯。

如今的許多汽車動(dòng)力總成架構(gòu)需要多個(gè)柵極驅(qū)動(dòng)器，才能高效穩(wěn)定地運(yùn)行功率 MOSFET。為確保正常運(yùn)行，邏輯器件用于這些柵極驅(qū)動(dòng)器周圍來控制各種故障情況，這些通常包括 PWM 形式的過流和過熱檢測(cè)信號(hào)。根據(jù)系統(tǒng)要求，通常會(huì)使用各種不同的邏輯器件（包括觸發(fā)器、緩沖器、反相器和邏輯門）來完全實(shí)施此 PWM 控制邏輯。但是，借助可配置的邏輯產(chǎn)品，上述許多函數(shù)都可以集成到單個(gè)芯片中，從而可顯著節(jié)省布板空間、整合 BOM 和降低電源電流消耗。

可配置的邏輯器件還在所有輸入上包括施密特觸發(fā)輸入架構(gòu)。特別是在慢速邊沿和瞬態(tài)電壓尖峰很常見的汽車應(yīng)用中，許多邏輯電路需要多個(gè)外部施密特觸發(fā)緩沖器來承受嘈雜或慢速數(shù)字邏輯信號(hào)。包含施密特觸發(fā)架構(gòu)可以更好地整合邏輯，從而節(jié)省更多布板空間。

可配置邏輯門

大多數(shù)邏輯器件的器件型號(hào)采用以下形式：SN74xxyyy，其中 xx 是系列，yyy 是函數(shù)編號(hào)?？膳渲眠壿嬈骷暮瘮?shù)編號(hào)中還包含獨(dú)立邏輯函數(shù)（或門）的數(shù)量，其中 1G 表示一個(gè)通道，2G 表示兩個(gè)通道，3G 表示三個(gè)通道。示例器件型號(hào)為 SN74LVC1G57，這是 LVC 邏輯系列的單通道 '57 可配置邏輯門。

在本文檔中，每個(gè)器件的輸入都采用通用標(biāo)記（A、B、C 等）。實(shí)際的引腳名稱可能會(huì)有所不同。如需了解更多信息，請(qǐng)參閱相應(yīng)的數(shù)據(jù)表。在本文檔中，上劃線 (A) 和感嘆號(hào) (!) 可以互換使用，用于表示布爾非操作。

可配置邏輯器件分為多個(gè)邏輯系列。表 3 展示了每個(gè)系列可用的函數(shù)。表中展示了三個(gè)可能的值：85°C、125°C 和 AEC-Q100。前兩項(xiàng)表示符合目錄標(biāo)準(zhǔn)的器件，其最高環(huán)境工作溫度為所列值。第三項(xiàng)表示具有 125°C 最高工作溫度的汽車級(jí)器件。對(duì)于具有多個(gè)選項(xiàng)的器件，僅顯示三項(xiàng)中的最高等級(jí)。

• AC - 器件型號(hào)示例：SN74AC2G100
  • 電壓范圍 (V_CC)：1.5 至 5.5V
  • 輸出電流 (I_OL)：在 5.5V 時(shí)為 75mA，持續(xù)時(shí)間最多 2ms
  • 電源電流 (I_CC)：20μA
  • 可用等級(jí)：通用
  • 專有特性：正輸入鉗位二極管
• AUP - 器件型號(hào)示例：SN74AUP1G57
  • 電壓范圍 (V_CC)：0.8V 至 3.6V
  • 輸出電流 (I_OL)：4mA
  • 電源電流 (I_CC)：0.9μA
  • 專有特性：輸入端可耐受高達(dá) 3.6V 的過壓，具有部分?jǐn)嚯姳Ｗo(hù) (I_off)
• LVC - 器件型號(hào)示例：SN74LVC3G98
  • 電壓范圍 (V_CC)：1.65V 至 5.5V
  • 輸出電流 (I_OL)：32mA
  • 電源電流 (I_CC)：10μA
  • 專有特性：輸入端可耐受高達(dá) 5.5V 的過壓，具有部分?jǐn)嚯姳Ｗo(hù) (I_off)

示例邏輯方程簡(jiǎn)化

在此應(yīng)用中，用戶希望實(shí)現(xiàn)一個(gè)邏輯函數(shù)，表達(dá)式為 X = G?H。利用德摩根定律，該布爾方程也可以寫為 X = !(G+H)。這些方程也可以分別表示為“帶有一個(gè)反相輸入的與”和“帶有一個(gè)反相輸入的或非”。請(qǐng)參閱表 2，我們可以看到，'58、'97、'98 和 '99 函數(shù)都適用于此應(yīng)用程序。對(duì)于本示例，我們隨意選擇了 '58 函數(shù)。

為了進(jìn)行演示，我們逐步完成將 '58 可配置邏輯門的完整布爾邏輯方程轉(zhuǎn)換為期望函數(shù) X = G?H 所需的每個(gè)步驟。使用可配置邏輯門通常不需要這樣做，因?yàn)閿?shù)據(jù)表提供了包含相應(yīng)邏輯表和圖的完整函數(shù)列表。

'58 函數(shù)的布爾方程為： Y = !(A?C+B?C). 通過將 A 設(shè)置為邏輯低電平，可以使用以下步驟將方程簡(jiǎn)化為 Y = C?B：

• Y = !(A?C+B?C) [起始方程]
• Y = !(L?C+B?C) [A 設(shè)置為低電平]
• Y = !(H?C+B?C) [L = H]
• Y = !(C+B?C) [同一律]
• Y =!(C+B) [簡(jiǎn)化，C+B?C = C+B]
• Y = C?B [德摩根定律]
• X = G?H [最終簡(jiǎn)化方程]

具有可配置邏輯輸入的 D 型觸發(fā)器

TI 提供了兩種具有可配置邏輯輸入的 D 型觸發(fā)器型號(hào)。'100 函數(shù)在數(shù)據(jù)輸入端包括超可配置的 '99 函數(shù)，而 '101 函數(shù)在時(shí)鐘輸入端提供相同的超可配置 '99 函數(shù)。'100 和 '101 函數(shù)的可配置邏輯塊相同，生成布爾邏輯 Y = (A?C+B?C)⊕D。

這些觸發(fā)器可以根據(jù)應(yīng)用需求集成簡(jiǎn)單的邏輯函數(shù)，可以用于數(shù)據(jù)輸入或時(shí)鐘輸入。此類邏輯的最常見應(yīng)用是器件的電源時(shí)序，因?yàn)榭膳渲眠壿嬏峁┝烁鞣N配置，用于在各種條件下鎖存電源。

應(yīng)用：軟件控制的鎖存按鈕

在此應(yīng)用中，我們使用 SN74AC2G101 創(chuàng)建一個(gè)電路來生成鎖存按鈕，該按鈕可通過內(nèi)部信號(hào)進(jìn)行狀態(tài)選擇和禁用。我們將 SN74AC2G101 配置為在時(shí)鐘引腳上具有 2 輸入或門，如圖 3 所示。此配置可以在通過 IN 信號(hào)按下按鈕時(shí)選擇輸出狀態(tài)，并且能夠通過 DISABLE 輸入來禁用按鈕。此電路有多種配置，但在本例中，輸入的配置方式是：在 DISABLE 端口處于高電平狀態(tài)時(shí)，阻止檢測(cè)按鈕輸入。