ZHCAF31B March 2025 – October 2025 AM62L , TPS65214
A 附錄 A：PDN#1 的分立式電源實(shí)現(xiàn)方案
本節(jié)介紹 PDN#1 的分立式電源實(shí)現(xiàn)方案。對(duì)于針對(duì) BOM 尺寸和成本的優(yōu)化電源解決方案，也可以使用具有與下列器件等效的屬性的分立式組件來實(shí)現(xiàn)。圖 8-1 顯示了 5V 輸入電源和 LPDDR4 用例的示例電源圖。
- VDD_CORE (0.75V)：TPS62A02
- VDDS_DDR (1.1V)：TPS62A01
- VDDSHV (3.3V IO / 1.8V IO)
- 如果總電流 > 500mA：TPS62A01 (DCDC)
- 如果總電流 < 500mA：TPS74501 (LDO)
- VDDA（1.8V 模擬）：LP5912 （低噪聲 LDO）
注： 該分立式 PDN 是一個(gè)電源實(shí)現(xiàn)方案的示例，未經(jīng) TI 測(cè)試或驗(yàn)證。
圖 A-1 針對(duì) BOM 尺寸和成本優(yōu)化的 PDN - 分立式實(shí)現(xiàn)方案注： 連接到 VDDA_3P3_SDIO 的電源開關(guān)是可選的，僅在應(yīng)用中使用 SD 卡時(shí)才需要。VPP 1.8V LDO 是可選的，僅在需要板載 eFuse 編程時(shí)才需要。
圖 A-2 分立式 BOM 示例需要采用適當(dāng)?shù)倪壿媽?shí)現(xiàn)方案來滿足 SoC 時(shí)序要求和復(fù)位架構(gòu)。圖 8-3 展示了使用 LM3380 序列發(fā)生器和 6 通道開漏緩沖器的示例。以橙色突出顯示的連接表示為 SoC 電源軌和系統(tǒng)電源供電的器件的電源正常信號(hào)。
圖 A-3 邏輯實(shí)現(xiàn)方案 - 示例