ZHCUC05A November 2022 – May 2024 AFE7900 , AFE7901 , AFE7903 , AFE7906 , AFE7920 , AFE7921 , AFE7950 , AFE7950-SP , AFE7951 , AFE7953 , AFE7954 , AFE7955 , AFE7958

5 添加 Microblaze 和 SPI IP 以便在 Vitis 中用于嵌入式開(kāi)發(fā)

打開(kāi)現(xiàn)有的 Vivado 工程或創(chuàng)建新工程。
在左窗格中的“IP Integrator”下，點(diǎn)擊“Create Block Design”。
圖 5-1 創(chuàng)建塊設(shè)計(jì)
為塊設(shè)計(jì)命名并點(diǎn)擊“OK”。
圖 5-2 命名塊設(shè)計(jì)
在新添加的塊設(shè)計(jì)中，點(diǎn)擊“+”以添加 IP。
圖 5-3 向塊設(shè)計(jì)中添加 IP
搜索 Microblaze 并將“Microblaze”添加到塊設(shè)計(jì)。
圖 5-4 向塊設(shè)計(jì)中添加 Microblaze
點(diǎn)擊“Run Block automation”，然后點(diǎn)擊“OK”。
圖 5-5 為 Microblaze 運(yùn)行塊自動(dòng)化
Vivado 會(huì)自動(dòng)為 Microblaze 添加多個(gè) IP 配套塊。
點(diǎn)擊“Run Connection automation”。
在連接自動(dòng)化彈出窗口中，選擇“CLK_IN1_D”，將其映射到“user_si570_sysclk”，然后點(diǎn)擊“OK”。
圖 5-6 為 Microblaze 選擇 CLKIN
再次點(diǎn)擊“Run Connection automation”。
在連接自動(dòng)化彈出窗口中，選擇“reset”、“ext_reset_in”，將其映射到“reset (FPGA_reset)”，然后點(diǎn)擊“OK”。
圖 5-7 為 Microblaze 復(fù)位連接
右鍵點(diǎn)擊框設(shè)計(jì)并添加“AXI Quad SPI”，如圖 5-8 和圖 5-9 所示。
圖 5-8 向塊設(shè)計(jì)中添加 IP
圖 5-9 將“AXI QUAD SPI”IP 添加到塊設(shè)計(jì)中
點(diǎn)擊“Run Connection automation”。
圖 5-10 針對(duì)“AXI_LITE”運(yùn)行連接自動(dòng)化
選擇“AXI_LITE”并點(diǎn)擊“OK”。
圖 5-11 “ext_spi_clk”在“AXI QUAD SPI”中顯示“No Connection”
將“s_axi_aclk”連接到“ext_spi_clk”。
圖 5-12 “ext_spi_clk”已連接到“s_axi_aclk”
雙擊“AXI Quad SPI”->選擇“No. of slaves”，然后點(diǎn)擊“OK”。
圖 5-13 選擇 AXI QUAD SPI 中的 SPI 從站數(shù)量
從“Quad SPI IP”中，按以下方式映射信號(hào)：
1. “io0_o”-> SPI_SDO
2. “Io1_i”<- SPI_SDI
3. “sck_o”-> SPI_SCL
4. ss_o[1:0] -> SPI_SEN0、SPI_SEN1
系統(tǒng)將根據(jù)在步驟 16 中選擇的從站數(shù)量計(jì)算“ss_o”位寬
圖 5-14 在“AXI QUAD SPI”中突出顯示用于外部連接的端口
驗(yàn)證設(shè)計(jì)以確保未出現(xiàn)如圖 5-15 所示的錯(cuò)誤。
圖 5-15 驗(yàn)證塊設(shè)計(jì)
要添加 GPIO，請(qǐng)從目錄中添加“AXI GPIO”，并重復(fù)上述類似步驟。