設(shè)計目標(biāo)

目標(biāo)

使用 DAC8740H 可尋址遠(yuǎn)程傳感器高速通道 (HART?) 調(diào)制解調(diào)器替代競爭調(diào)制解調(diào)器器件。

設(shè)計說明

當(dāng)使用 DAC8740H 替代同類競爭 HART 調(diào)制解調(diào)器時，該器件周圍元件的選型非常重要。即使競爭 HART 調(diào)制解調(diào)器與 DAC8740H 引腳對引腳兼容，也需要對調(diào)制解調(diào)器周圍的電阻器和電容器進(jìn)行更改才能通過某些 HART 測試。本模擬工程師電路手冊介紹了設(shè)置 DAC8740H 時需要進(jìn)行的電路更改，以通過重要 HART 物理層測試。DAC8740H 是該電路中的調(diào)制解調(diào)器，適用于現(xiàn)場變送器和可編程邏輯控制器 (PLC) 等支持 HART 的器件。

設(shè)計說明

1. DAC8740H 使用的電源引腳、基準(zhǔn)引腳和內(nèi)部 LDO 引腳上需要要去耦電容器。AVDD 和 IOVDD 引腳各自使用 0.1μF 最小電容。內(nèi)部基準(zhǔn) REF 引腳處需要 0.1μF 電容,內(nèi)部 LDO 在 REG_CAP 處需要一個 1μF 電容器。
2. 在該電路中，內(nèi)部振蕩器設(shè)置器件的時序。如果使用晶體振蕩器，請查看 DAC874xH HART^?和 FOUNDATION? 現(xiàn)場總線和 PROFIBUS? PA 調(diào)制解調(diào)器數(shù)據(jù)表，以了解器件設(shè)置和電路更改。
3. REF 引腳上的內(nèi)部基準(zhǔn)電壓為 1.5V，通過連接高電平的 REF_EN 引腳啟用。

4. 下圖顯示了 DAC8740H HART 調(diào)制器的輸出信號路徑。

   
5. DAC8740H 數(shù)據(jù)表顯示了一個 22nF 的 HART 輸出并聯(lián)電容器。將該值作為范圍的上限值，且、首選值為 10nF。對于 HART 信號的直通電容，數(shù)據(jù)表顯示了一個 4700pF 電容器。將該值視為電容的下限。1μF 或更大的值可用作輸出將 HART 信號插入環(huán)路。
6. 當(dāng)使用外部濾波器接收 HART 信號時，在 HART 輸入與 MOD_INF 引腳之間布置一個由無源器件構(gòu)成的帶通濾波器。下圖顯示了該帶通濾波器。請使用 X7R 或 NP0 電容器，因為容差、漂移和電壓系數(shù)會改變?yōu)V波器的頻率響應(yīng)。DAC8740H MOD_INF 輸入設(shè)置為與其他競爭器件不同的直流電平。此處，分壓器包括 REF 引腳使用 1MΩ 和 1.5MΩ 電阻器獲得的不同電阻比。
   
   下圖展示了此 HART 模式外部帶通濾波器的頻率響應(yīng)。
   
7. 如果外部帶通濾波器的分壓器分壓比沒有改變（如 6 中所述），仍然可以正確接收信號。但是，如果存在噪聲，HART 通信可能會失敗。

   對于物理層測試，HART 器件必須通過噪聲靈敏度等級測試。在這些測試中，會在不同的頻率振幅下產(chǎn)生正弦干擾噪聲。HART 器件必須在抑制正弦噪聲的同時，檢測和解碼使用移頻鍵控 (FSK) 正弦信號發(fā)送的 HART 傳輸內(nèi)容。下表介紹了 HART 器件必須抑制的不同干擾噪聲。

   HART^? 噪聲靈敏度等級測試

   干擾幅度規(guī)格	波形	頻率 (Hz)	HART? 信號幅度值 (mVPP)
   55mVPP	正弦	1700	175
   220mVPP	正弦	250	175
   880mVPP	正弦	125	175
   3.52VPP	正弦	63	175
   16VPP	正弦	29	175

   根據(jù)之前的測試，如果電阻分壓器未設(shè)置為建議值（1MΩ 和 1.5MΩ），則低頻、高壓干擾信號更有可能失敗。880mV_PP (125Hz)、3.52V_PP (63Hz) 和 16V_PP (29Hz) 的噪聲信號可能會干擾 HART 傳輸。

8. 用 DAC8740H 替代 HART 調(diào)制解調(diào)器后，運(yùn)行一整套 HART 測試。這些測試包括 FSK 物理層測試，涵蓋波形特性、信號完整性和幅度、載波檢測、器件輸入和輸出阻抗以及存在噪聲時的性能。其他 HART 測試包括數(shù)據(jù)鏈路層測試 (DLL)、通用命令測試 (UAL) 和常見做法命令測試 (CAL)。這些測試驗證協(xié)議時序、通信信令并檢查應(yīng)用層命令響應(yīng)。

HART^? 時序

即使進(jìn)行前文所述的原理圖變更，仍然可能存在時序差異，對運(yùn)行造成干擾。查看下表中 DAC8740H 的 HART 模式時序。

HART 信號的時序以位時間或毫秒為單位進(jìn)行描述。對于 HART 信號，傳輸速率為 1200 波特。這意味著每個位時間為 833μs。上表中的時序描述了 DAC8740H 啟動或停止傳輸?shù)淖铋L時間，或該器件開始或停止檢測來自另一個器件的載波 HART 信號的最長時間。

以下示波器圖顯示了上表中描述的 HART 時序參數(shù)。首先，DAC8740H 使用請求發(fā)送 (RTS) 信號啟動傳輸。當(dāng) RTS 信號變?yōu)榈碗娖綍r，HART 正弦波出現(xiàn)在 MOD_OUT 引腳上。以下示波器圖顯示了基于 RTS 輸入的傳輸啟動和停止的時序。第一幅圖顯示了基于 RTS 轉(zhuǎn)換為低電平的 MOD_OUT 的典型載波啟動時間 (t_cstart)。

載波停止時間 (t_cstop) 是傳輸信號降至 80mV_PP 最小可接收 HART 信號電平以下所需的時間。同樣，載波衰減時間 (t_cdecay) 是 HART 信號從最小可接收 HART 信號電平降至最大噪聲幅度 6.16mV_PP 所需的時間。第二幅圖顯示了兩者的時間，基于 RTS 上升至 MOD_OUT 完成。雖然該圖沒有專門顯示確切的時序，但該圖顯示器件符合規(guī)格。

DAC8740H 使用載波檢測 (CD) 信號來顯示在 MOD_INF（如果使用了內(nèi)部濾波器，則為 MOD_IN）上檢測到 HART 信號。以下示波器圖顯示了基于 MOD_INF 或 MOD_IN 上的信號，典型的 CD 啟動和停止傳輸時序。第一幅圖顯示了典型的載波檢測開啟 (t_cdeton) 時間，其中當(dāng)檢測到 HART 信號時 CD 會上升。

該最后一幅圖顯示了載波檢測關(guān)閉 (t_cdetoff1) 時間，其中當(dāng) HART 信號完成讓 DAC8740H 載波檢測停止時 CD 會下降。

HART 時序模式表的最后一行是從發(fā)送模式轉(zhuǎn)換到接收模式時的載波檢測時序 (t_cdetoff2)。RTS 完成后，使用該最小值檢測是否存在來自另一個變送器的 HART 信號。

在大多數(shù)情況下，用 DAC8740H 替代競爭器件不需要對棧時序進(jìn)行任何更改。但是，如果測試存在問題，則可以檢查時序差異。

器件兼容性

DAC8740H 器件旨在耦合不同 HART 變送器產(chǎn)品中 MOD_OUT 上的信號。DAC8760、DAC7760、DAC8771、DAC8775、DAC161S997 等器件和 DAC161P997 都具有專用 HART 輸入引腳，這些引腳可以將 HART 信號耦合到 DAC 輸出。要將 HART 信號耦合到上面列出的任何 DAC 的輸出，請查看相應(yīng)器件的數(shù)據(jù)表。

此外，即使 DAC 沒有專用 HART 輸入引腳，也可以使用 DAC8740H 使環(huán)路供電的 4-20mA 現(xiàn)場變送器支持 HART。DAC8830 和 DAC8740H 在采用 HART 調(diào)制解調(diào)器的高精度環(huán)路供電 4mA 至 20mA 現(xiàn)場變送器參考設(shè)計中作為支持 HART 的變送器一起顯示。此拓?fù)淇捎糜谕ㄟ^來自任何通用電壓輸出 DAC 的 HART 信令創(chuàng)建的環(huán)路變送器。

有關(guān) HART 協(xié)議的詳細(xì)信息，請參閱 HART 協(xié)議基本指南。有關(guān) HART 兼容型 DAC 器件和 HART 協(xié)議測試的信息也可在以下文檔中找到：

• 支持 HART 的 PLC 模擬輸入模塊參考設(shè)計
• 適用于 4-20mA 環(huán)路且支持 HART 的現(xiàn)場變送器的設(shè)計和測試
• 基于評估模塊設(shè)計且支持 HART 的變送器

設(shè)計中采用的器件

使用參數(shù)搜索工具查找其他可能的 DAC 器件。