ZHDA055 February 2026 TPS51386 , TPS53830A , TPS543320 , TPS54338 , TPS62868 , TPS62932
1
簡介
DDR（雙倍數(shù)據(jù)速率）存儲器已經(jīng)問世多年，與前幾代相比，它具有更快的速度、更高的功效和更大的容量，適用于各種應(yīng)用。本文將簡要介紹不同的 DDR5 型號，并推薦電源管理 IC 和 DC/DC 轉(zhuǎn)換器，以便實現(xiàn)簡單的電源管理設(shè)計。
DDR5
DDR5 是第五代雙倍數(shù)據(jù)速率同步動態(tài)隨機存取存儲器 (DDR SDRAM)。DDR5 具有多種不同型號的雙列直插式存儲器模塊 (DIMM) 和分立式存儲器 IC。最常用的選項是 DIMM 型號，這種型號直接在模塊上使用專用的電源管理集成電路 (PMIC)，以便為板載分立式存儲器 IC 提供所有必要的電壓。PMIC 需要一個 I2C 和 I3C 總線接口來進行配置、檢測故障條件，以及遙測電壓、電流、功率和溫度。DIMM 的輸入電壓可以是 5V 或 12V，具體取決于 DIMM 型號。DDR5 用于需要高帶寬的高性能應(yīng)用，例如企業(yè)服務(wù)器。JESD79-5B 標(biāo)準(zhǔn)是為 DDR5 供電的 JEDEC 合規(guī)性文檔。表 1 展示了 PMIC 如何為 DDR5 導(dǎo)軌提供 DIMM 上電源。
| DDR5 軌 | 說明 | 電壓 | 電流功能 | PMIC |
|---|---|---|---|---|
| VDD | 電源電壓 | 1.1V | 高達 12A | TPS53830A |
| VDD1 | 電源電壓（可選） | 1.1V | 高達 6A，將 VDD 降至 6A | |
| VDDQ | I/O 電源電壓 | 1.1V | 高達 6A | |
| VPP | 泵電壓 | 1.8V | 高達 5A | |
| 1.8V_LDO | PMIC 到集線器 | 1.8V | 高達 10mA | |
| 1.0V_LDO | PMIC 到集線器 | 1.0V | 高達 60mA |
LPDDR5 和 LPDDR5X
LPDDR5 是第五代低功耗、雙倍數(shù)據(jù)速率動態(tài)隨機存取存儲器。與 DDR5 相比，該器件功耗更低、數(shù)據(jù)速率更低，但仍能提供高帶寬。LPDDR5 與 DDR5 相比，具有更低的延遲和更快的響應(yīng)時間，因此非常適合移動設(shè)備、信息娛樂系統(tǒng)和視頻等應(yīng)用。LPDDR5 不采用傳統(tǒng)的 DIMM 外形尺寸（如 DDR5），其電源管理設(shè)計位于模塊上，因此電源管理設(shè)計必須由用戶設(shè)計。LPDDR5 使用片上端接 (ODT) 在存儲器 IC 內(nèi)部集成內(nèi)部端接電阻器，以減少反射信號并提高速度。早期版本的 DDR 存儲器需要使用有源總線端接和外部穩(wěn)壓器 (VTT)，以通過端接電阻器拉取和灌入電流。LPDDR5 不需要 VTT 導(dǎo)軌或外部端接電阻器。電流要求取決于裸片數(shù)量和 LPDDR5 存儲器 IC 中集成的通道數(shù)。LPDDR5 包含動態(tài)電壓頻率調(diào)節(jié) (DVFS) 功能，可優(yōu)化功耗或特性，這在電池供電的移動應(yīng)用中特別有用。請注意，某些片上系統(tǒng) (SoC) 供應(yīng)商可能支持 DVFSC（內(nèi)核邏輯）和 DVFSQ (I/O) 特性，也可能不支持。如需更多信息，請參閱 JESD209-5C 標(biāo)準(zhǔn)，該標(biāo)準(zhǔn)是為 LPDDR5 和 LPDDR5X 供電的 JEDEC 合規(guī)性文檔。
表 2 顯示了為 LPDDR5 和 LPDDR5X 供電的建議 DC/DC 轉(zhuǎn)換器設(shè)計列表。選擇 DC/DC 轉(zhuǎn)換器是因為其具有寬輸入電壓范圍、高基準(zhǔn)電壓精度、小封裝尺寸、可擴展輸出電流版本，以及可用的電源正常指示和使能引腳。LPDDR5 和 LPDDR5X 所需的輸出電流可能不同，因此下面顯示的設(shè)計是一種經(jīng)驗法則估算，可支持許多用例。
| LPDDR5 軌 | 說明 | 標(biāo)稱電壓 | DVFS | Iout | 兩個 DVFS 都已禁用 | 僅啟用 DVFSC | 僅啟用 DVFSQ | 分立式解決方案 |
|---|---|---|---|---|---|---|---|---|
| VDD1 | 內(nèi)核電源，泵電壓 | 1.8V | 不適用 | 高達 1A | TPS51488 | TPS51488 | TPS51488 | TPS62932 |
| VDD2H | 內(nèi)核邏輯電源 | 1.05V | 已禁用 DVFSC | 高達 8A | TPS51386 | |||
| VDDQ | I/O 電源 | 0.5V | 已禁用 DVFSQ | 高達 2A | TPS543320 或 TPS62868 | TPS543320 或 TPS62868 | ||
| 0.3V | DVFSQ 啟用 | 不適用 | 不適用 | |||||
| VDD2L | 內(nèi)核邏輯電源 | 0.9V | DVFSC 啟用 | 高達 1.5A | 不適用 | TPS54388 | 不適用 | TPS54338 |
| 器件 | 說明 | 注釋 |
|---|---|---|
| TPS51488 | 4.5V 至 24V 輸入，LPDDR5 存儲器電源 PMIC | 如需獲取數(shù)據(jù)表，請聯(lián)系當(dāng)?shù)劁N售代表或訪問 TI E2E 支持論壇。 |
| TPS54338 | 3.8V 至 28V 輸入，3A 降壓轉(zhuǎn)換器 | 采用相同封裝的 4A 和 5A 版本（TPS54438、TPS54538） |
| TPS543320 | 4V 至 18V 輸入，3A 降壓轉(zhuǎn)換器 | 支持 0.5V 輸出，具備 0.3V 輸出能力。采用相同封裝的 6A 和 8A 版本（TPS543620、TPS543820）。 |
| TPS51386 | 4.5V 至 24V 輸入，8A 降壓轉(zhuǎn)換器 | 12A 采用 3x4mm 封裝 (TPS51375) |
| TPS62932 | 3.8V 至 30V 輸入，2A 降壓轉(zhuǎn)換器 | 采用相同封裝的 3A 版本 (TPS62933) |
| TPS62868 | 2.4V 至 5.5V 輸入，4A 降壓轉(zhuǎn)換器 | 通過 I2C 接口支持 0.5V 和 0.3V。采用相同封裝的 6A 版本 (TPS62869) |
盡管幾個 JEDEC 通用標(biāo)準(zhǔn)不允許在分立式 VDDQ 電壓設(shè)計實現(xiàn)中對 DVFSQ 提供 0.3V 支持，但 TPS543320 可以通過反饋環(huán)路中的一些額外元件支持 DVFSQ 控制。方程式 1 計算開關(guān)斷開時的輸出電壓，方程式 2 計算開關(guān)閉合時的電壓。添加了一個額外的 MOSFET 開關(guān)和電阻器，以便在開關(guān)閉合時向反饋引腳注入電流，從而將輸出電壓降低到基準(zhǔn)電壓以下。請注意計算布線損耗引起的任何壓降。
LPDDR5 和 LPDDR5X 的電壓要求相同。LPDDR5X 使用先進的均衡和信號傳輸技術(shù)來實現(xiàn)更高的存儲器帶寬，LPDDR5 從 6400Mbps 提升至高達 8500Mbps。為 LPDDR5 供電的相同器件也將為 LPDDR5X 供電。
根據(jù) JEDEC 標(biāo)準(zhǔn)，LPDDR5 和 LPDDR5X 導(dǎo)軌有時序控制要求。較高電壓導(dǎo)軌需要在轉(zhuǎn)換器啟動序列期間同時或在較低電壓導(dǎo)軌之前達到其電壓電平，并在 20ms 內(nèi)完成啟動。電源導(dǎo)軌在啟動時應(yīng)以與啟動順序相反的順序斷電。如果使用 VDD2L，則 VDD2L 不應(yīng)以較小的裕度超過 VDD2H，例如 0.3V，并且 VDD2H 不應(yīng)超過 VDD1，以避免正向偏置內(nèi)部二極管。為簡化設(shè)計，TPS51488 遵循電源導(dǎo)軌時序要求。本文檔中建議的分立式 DC/DC 轉(zhuǎn)換器包含使能引腳和電源正常引腳，幫助改善電源時序控制，從而錯開啟動和斷電。
總結(jié)
許多 DC/DC 轉(zhuǎn)換器首選為 LPDDR5 和 LPDDR5X 供電。當(dāng)啟用 DVFSQ 時，更困難的導(dǎo)軌是 0.3V VDDQ，但使用所述的電路方法將有助于實現(xiàn)更低的電壓。還可以選擇 I2C 控制的低輸入電壓 DC/DC 轉(zhuǎn)換器。本文檔中采用的 DC/DC 轉(zhuǎn)換器具有以下屬性。
- 寬輸入電壓范圍
- 高基準(zhǔn)電壓精度
- 小封裝尺寸
- 可擴展輸出電流版本
- 電源正常和使能引腳