CD4067B

正在供貨

20V、16:1、單端、單通道模擬多路復(fù)用器

產(chǎn)品詳情

Configuration 16:1 Number of channels 1 Power supply voltage - single (V) 3.3, 5, 12, 16, 20 Power supply voltage - dual (V) +/-10, +/-2.5, +/-5 Protocols Analog Ron (typ) (Ω) 125 CON (typ) (pF) 5 Supply current (typ) (μA) 0.04 Bandwidth (MHz) 14 Operating temperature range (°C) -55 to 125 Input/output continuous current (max) (A) 0.01 Rating Catalog Drain supply voltage (max) (V) 18 Supply voltage (max) (V) 18 Negative rail supply voltage (max) (V) 0
Configuration 16:1 Number of channels 1 Power supply voltage - single (V) 3.3, 5, 12, 16, 20 Power supply voltage - dual (V) +/-10, +/-2.5, +/-5 Protocols Analog Ron (typ) (Ω) 125 CON (typ) (pF) 5 Supply current (typ) (μA) 0.04 Bandwidth (MHz) 14 Operating temperature range (°C) -55 to 125 Input/output continuous current (max) (A) 0.01 Rating Catalog Drain supply voltage (max) (V) 18 Supply voltage (max) (V) 18 Negative rail supply voltage (max) (V) 0
SOIC (DW) 24 159.65 mm2 15.5 x 10.3 TSSOP (PW) 24 49.92 mm2 7.8 x 6.4
  • 高電壓類型（20V 額定值）
    • CD4067B – 單路 16 通道多路復(fù)用器或多路信號分離器
  • 低導(dǎo)通電阻：在 VDD – VSS = 15V 時的 15VP-P 信號輸入范圍內(nèi)為 125?（典型值）
  • 高關(guān)斷電阻：在 VDD – VSS = 10V 時，通道漏電流為 ±10pA（典型值）
  • 匹配的開關(guān)特性：VDD – VSS = 15V 時 RON = 5Ω（典型值）
  • 在所有數(shù)字控制輸入和電源條件下具有超低靜態(tài)功率損耗： VDD – VSS = 10V 時為 0.2μW（典型值）
  • 二進(jìn)制地址片上解碼
  • 5V、10V 和 15V 參數(shù)額定值
  • 針對 20V 下的靜態(tài)電流進(jìn)行了 100% 測試
  • 標(biāo)準(zhǔn)化對稱輸出特性
  • 在全封裝溫度范圍內(nèi)，18V 時的最大輸入電流為 1μA：18V 和 25°C 時為 100nA
  • 符合 JEDEC 第 13-B 號暫行標(biāo)準(zhǔn)用于描述“B”系列 CMOS 器件的標(biāo)準(zhǔn)規(guī)范 的全部要求
  • 高電壓類型（20V 額定值）
    • CD4067B – 單路 16 通道多路復(fù)用器或多路信號分離器
  • 低導(dǎo)通電阻：在 VDD – VSS = 15V 時的 15VP-P 信號輸入范圍內(nèi)為 125?（典型值）
  • 高關(guān)斷電阻：在 VDD – VSS = 10V 時，通道漏電流為 ±10pA（典型值）
  • 匹配的開關(guān)特性：VDD – VSS = 15V 時 RON = 5Ω（典型值）
  • 在所有數(shù)字控制輸入和電源條件下具有超低靜態(tài)功率損耗： VDD – VSS = 10V 時為 0.2μW（典型值）
  • 二進(jìn)制地址片上解碼
  • 5V、10V 和 15V 參數(shù)額定值
  • 針對 20V 下的靜態(tài)電流進(jìn)行了 100% 測試
  • 標(biāo)準(zhǔn)化對稱輸出特性
  • 在全封裝溫度范圍內(nèi)，18V 時的最大輸入電流為 1μA：18V 和 25°C 時為 100nA
  • 符合 JEDEC 第 13-B 號暫行標(biāo)準(zhǔn)用于描述“B”系列 CMOS 器件的標(biāo)準(zhǔn)規(guī)范 的全部要求

CD40x7B CMOS 模擬多路復(fù)用器或多路信號分離器是數(shù)控模擬開關(guān)，具有低導(dǎo)通阻抗、低關(guān)斷漏電流和內(nèi)部地址解碼。當(dāng)這些器件用作多路信號分離器時，通道 IN 或 OUT 端子是輸出，公共 OUT 或 IN 端子是輸入。此外，導(dǎo)通電阻在整個輸入信號范圍內(nèi)相對恒定。

CD4067B 是一款 16 通道多路復(fù)用器，具有四個二進(jìn)制控制輸入：A、B、C、D 和抑制輸入，其排列方式使任意輸入組合均可選擇一個開關(guān)。

抑制輸入端的邏輯“1”會將所有通道關(guān)閉。

CD40x7B 類型采用 24 引線氣密性雙列直插式陶瓷封裝（后綴為 F3A）、24 引線雙列直插式塑料封裝（后綴為 E）、24 引線小外形封裝（后綴為 M、M96 和 NSR）和 24 引線薄型緊縮小外形封裝（后綴為 P 和 PWR）。

CD40x7B CMOS 模擬多路復(fù)用器或多路信號分離器是數(shù)控模擬開關(guān)，具有低導(dǎo)通阻抗、低關(guān)斷漏電流和內(nèi)部地址解碼。當(dāng)這些器件用作多路信號分離器時，通道 IN 或 OUT 端子是輸出，公共 OUT 或 IN 端子是輸入。此外，導(dǎo)通電阻在整個輸入信號范圍內(nèi)相對恒定。

CD4067B 是一款 16 通道多路復(fù)用器，具有四個二進(jìn)制控制輸入：A、B、C、D 和抑制輸入，其排列方式使任意輸入組合均可選擇一個開關(guān)。

抑制輸入端的邏輯“1”會將所有通道關(guān)閉。

CD40x7B 類型采用 24 引線氣密性雙列直插式陶瓷封裝（后綴為 F3A）、24 引線雙列直插式塑料封裝（后綴為 E）、24 引線小外形封裝（后綴為 M、M96 和 NSR）和 24 引線薄型緊縮小外形封裝（后綴為 P 和 PWR）。
下載 觀看帶字幕的視頻 視頻

您可能感興趣的相似產(chǎn)品

功能與比較器件相同，但引腳排列有所不同
TMUX4051 正在供貨 具有 1.8V 兼容邏輯的 ±12V 8:1 單通道多路復(fù)用器 Higher voltage range

技術(shù)文檔

star =有關(guān)此產(chǎn)品的 TI 精選熱門文檔
未找到結(jié)果。請清除搜索并重試。
查看全部 10
頂層文檔 類型 標(biāo)題 格式選項 下載最新的英語版本 日期
* 數(shù)據(jù)表 CD40x7B CMOS 模擬多用復(fù)用器或多路信號分離器 數(shù)據(jù)表 (Rev. D) PDF | HTML 英語版 (Rev.D) PDF | HTML 2024年 8月 9日
選擇指南 Logic Guide (Rev. AC) PDF | HTML 2025年 11月 13日
應(yīng)用手冊 選擇正確的德州儀器 (TI) 信號開關(guān) (Rev. E) PDF | HTML 英語版 (Rev.E) PDF | HTML 2022年 8月 5日
應(yīng)用手冊 多路復(fù)用器和信號開關(guān)詞匯表 (Rev. B) 英語版 (Rev.B) PDF | HTML 2022年 3月 11日
應(yīng)用手冊 Understanding and Interpreting Standard-Logic Data Sheets (Rev. C) 2015年 12月 2日
選擇指南 邏輯器件指南 2014 (Rev. AA) 最新英語版本 (Rev.AC) PDF | HTML 2014年 11月 17日
用戶指南 LOGIC Pocket Data Book (Rev. B) 2007年 1月 16日
應(yīng)用手冊 Semiconductor Packing Material Electrostatic Discharge (ESD) Protection 2004年 7月 8日
用戶指南 Signal Switch Data Book (Rev. A) 2003年 11月 14日
應(yīng)用手冊 Understanding Buffered and Unbuffered CD4xxxB Series Device Characteristics 2001年 12月 3日

設(shè)計與開發(fā)

如需其他信息或資源，請點擊以下任一標(biāo)題進(jìn)入詳情頁面查看（如有）。

接口適配器

LEADED-ADAPTER1 — 表面貼裝轉(zhuǎn) DIP 接頭適配器，用于快速測試 TI 的 5、8、10、16 和 24 引腳引線式封裝。

EVM-LEADED1 電路板可用于對 TI 的常見引線式封裝進(jìn)行快速測試和電路板試驗。? 該電路板具有足夠的空間，可將 TI 的 D、DBQ、DCT、DCU、DDF、DGS、DGV 和 PW 表面貼裝封裝轉(zhuǎn)換為 100mil DIP 接頭。?????

用戶指南: PDF
TI.com 上無現(xiàn)貨
封裝 引腳 CAD 符號、封裝和 3D 模型
SOIC (DW) 24 Ultra Librarian
TSSOP (PW) 24 Ultra Librarian

訂購和質(zhì)量

包含信息：
  • RoHS
  • REACH
  • 器件標(biāo)識
  • 引腳鍍層/焊球材料
  • MSL 等級/回流焊峰值溫度
  • MTBF/時基故障估算
  • 材料成分
  • 鑒定摘要
  • 持續(xù)可靠性監(jiān)測
包含信息：
  • 制造廠地點
  • 封裝廠地點

推薦產(chǎn)品可能包含與 TI 此產(chǎn)品相關(guān)的參數(shù)、評估模塊或參考設(shè)計。

支持和培訓(xùn)

視頻