主頁 電源管理 多通道 IC (PMIC)

LP2995

正在供貨

DDR 終端穩(wěn)壓器

產品詳情

Product type DDR Vin (min) (V) 2.2 Vin (max) (V) 5.5 Vout (min) (V) 1.21 Vout (max) (V) 1.26 Features No external resistors Rating Catalog Operating temperature range (°C) 0 to 125 Iq (typ) (mA) 0.25 DDR memory type DDR
Product type DDR Vin (min) (V) 2.2 Vin (max) (V) 5.5 Vout (min) (V) 1.21 Vout (max) (V) 1.26 Features No external resistors Rating Catalog Operating temperature range (°C) 0 to 125 Iq (typ) (mA) 0.25 DDR memory type DDR
HSOIC (DDA) 8 29.4 mm2 4.9 x 6 SOIC (D) 8 29.4 mm2 4.9 x 6 WQFN (NHP) 16 16 mm2 4 x 4
  • Low Output Voltage Offset
  • Works with +5v, +3.3v and 2.5v Rails
  • Source and Sink Current
  • Low External Component Count
  • No External Resistors Required
  • Linear Topology
  • Available in SOIC-8, SO PowerPAD-8 or WQFN-16 Packages
  • Low Cost and Easy to Use

All trademarks are the property of their respective owners.

  • Low Output Voltage Offset
  • Works with +5v, +3.3v and 2.5v Rails
  • Source and Sink Current
  • Low External Component Count
  • No External Resistors Required
  • Linear Topology
  • Available in SOIC-8, SO PowerPAD-8 or WQFN-16 Packages
  • Low Cost and Easy to Use

All trademarks are the property of their respective owners.

The LP2995 linear regulator is designed to meet the JEDEC SSTL-2 and SSTL-3 specifications for termination of DDR-SDRAM. The device contains a high-speed operational amplifier to provide excellent response to load transients. The output stage prevents shoot through while delivering 1.5A continuous current and transient peaks up to 3A in the application as required for DDR-SDRAM termination. The LP2995 also incorporates a VSENSE pin to provide superior load regulation and a VREF output as a reference for the chipset and DDR DIMMS.

The LP2995 linear regulator is designed to meet the JEDEC SSTL-2 and SSTL-3 specifications for termination of DDR-SDRAM. The device contains a high-speed operational amplifier to provide excellent response to load transients. The output stage prevents shoot through while delivering 1.5A continuous current and transient peaks up to 3A in the application as required for DDR-SDRAM termination. The LP2995 also incorporates a VSENSE pin to provide superior load regulation and a VREF output as a reference for the chipset and DDR DIMMS.
下載 觀看帶字幕的視頻 視頻

您可能感興趣的相似產品

open-in-new 比較替代產品
功能與比較器件相同，且具有相同引腳
LP2996-N 正在供貨 具有 DDR2 關斷引腳的 1.5A DDR 終端穩(wěn)壓器 Increased output current capability.

技術文檔

star =有關此產品的 TI 精選熱門文檔
未找到結果。請清除搜索并重試。
查看全部 4
頂層文檔 類型 標題 格式選項 下載最新的英語版本 日期
* 數據表 LP2995 DDR Termination Regulator 數據表 (Rev. M) 2013年 3月 19日
應用手冊 Limiting DDR Termination Regulators’ Inrush Current 2016年 8月 23日
應用手冊 AN-1254 DDR-SDRAM Termination Simplified Using a Linear Regulator (Rev. A) 2013年 5月 6日
應用手冊 DDR-SDRAM Termination Simplified Using A Linear Regulator 2002年 7月 23日

設計與開發(fā)

如需其他信息或資源，請點擊以下任一標題進入詳情頁面查看（如有）。

仿真模型

LP2995 PSpice Transient Model

SNVMAH6.ZIP (71 KB) - PSpice Model
下載
仿真模型

LP2995 Unencrypted PSpice Transient Model

SNVMAH5.ZIP (4 KB) - PSpice Model
下載
參考設計

TIDA-010011 — 適用于保護繼電器處理器模塊的高效電源架構參考設計

該參考設計展示了各種電源架構，這些架構可為需要 >1A 負載電流和高效率的應用處理器模塊生成多個電壓軌。所需的電源通過來自背板的 5V、12V 或 24V 直流輸入生成。電源通過帶集成 FET 的直流/直流轉換器生成并且使用帶集成電感器的電源模塊以減小尺寸。此設計采用 HotRod? 封裝類型，適用于需要低 EMI 的應用，也非常適合設計時間受限的應用。其他功能包括 DDR 端接穩(wěn)壓器、輸入電源 OR-ing、電壓時序控制、過載保護電子保險絲以及電壓和負載電流監(jiān)控。該設計可以用于處理器、數字信號處理器和現場可編程門陣列。該設計已依照 CISPR22 標準針對輻射發(fā)射進行了測試，符合 A (...)
原理圖: PDF
封裝 引腳 CAD 符號、封裝和 3D 模型
HSOIC (DDA) 8 Ultra Librarian
SOIC (D) 8 Ultra Librarian
WQFN (NHP) 16 Ultra Librarian

訂購和質量

包含信息：
  • RoHS
  • REACH
  • 器件標識
  • 引腳鍍層/焊球材料
  • MSL 等級/回流焊峰值溫度
  • MTBF/時基故障估算
  • 材料成分
  • 鑒定摘要
  • 持續(xù)可靠性監(jiān)測
包含信息：
  • 制造廠地點
  • 封裝廠地點

推薦產品可能包含與 TI 此產品相關的參數、評估模塊或參考設計。

支持和培訓

視頻