SN74LVC2G38

Name: SN74LVC2G38
Brand: TI
SKU: SN74LVC2G38
Price: 0.256 USD

正在供貨

具有漏極開(kāi)路輸出的 2 通道、2 輸入、1.65V 至 5.5V 與非門

立即訂購(gòu)

數(shù)據(jù)表

document-pdfAcrobat Dual 2-Input NAND Gate With Open-Drain Outputs 數(shù)據(jù)表 (Rev. D) (英語(yǔ))

SN74LVC2G38

正在供貨

數(shù)據(jù)表

立即訂購(gòu)

產(chǎn)品詳情

Technology family

LVC

Supply voltage (min) (V)

1.65

Supply voltage (max) (V)

5.5

Number of channels

Inputs per channel

IOL (max) (mA)

IOH (max) (mA)

Input type

Standard CMOS

Output type

Open-drain

Features

Over-voltage tolerant inputs, Partial power down (Ioff), Ultra high speed (tpd <5ns)

Data rate (max) (Mbps)

100

Rating

Catalog

Operating temperature range (°C)

-40 to 125

Technology family

LVC

Supply voltage (min) (V)

1.65

Supply voltage (max) (V)

5.5

Number of channels

Inputs per channel

IOL (max) (mA)

IOH (max) (mA)

Input type

Standard CMOS

Output type

Open-drain

Features

Over-voltage tolerant inputs, Partial power down (Ioff), Ultra high speed (tpd <5ns)

Data rate (max) (Mbps)

100

Rating

Catalog

Operating temperature range (°C)

-40 to 125

SSOP (DCT)

11.8 mm2 2.95 x 4

VSSOP (DCU)

6.2 mm2 2 x 3.1

Available in the Texas Instruments NanoFree Package
Supports 5-V V_CC Operation
Inputs Accept Voltages to 5.5 V
Max t_pd of 4 ns at 3.3 V
Low Power Consumption, 10-μA Max I_CC
±24-mA Output Drive at 3.3 V
Typical V_OLP (Output Ground Bounce) <0.8 V at V_CC = 3.3 V, T_A = 25°C
Typical V_OHV (Output V_OH Undershoot)
>2 V at V_CC = 3.3 V, T_A = 25°C
I_off Supports Live insertion, Partial-Power-Down Mode Operation and Back Drive Protection
Latch-Up Performance Exceeds 100 mA Per JESD 78, Class II
ESD Protection Exceeds JESD 22
- 2000-V Human-Body Model (A114-A)
- 200-V Machine Model (A115-A)
- 1000-V Charged-Device Model (C101)

Available in the Texas Instruments NanoFree Package
Supports 5-V V_CC Operation
Inputs Accept Voltages to 5.5 V
Max t_pd of 4 ns at 3.3 V
Low Power Consumption, 10-μA Max I_CC
±24-mA Output Drive at 3.3 V
Typical V_OLP (Output Ground Bounce) <0.8 V at V_CC = 3.3 V, T_A = 25°C
Typical V_OHV (Output V_OH Undershoot)
>2 V at V_CC = 3.3 V, T_A = 25°C
I_off Supports Live insertion, Partial-Power-Down Mode Operation and Back Drive Protection
Latch-Up Performance Exceeds 100 mA Per JESD 78, Class II
ESD Protection Exceeds JESD 22
- 2000-V Human-Body Model (A114-A)
- 200-V Machine Model (A115-A)
- 1000-V Charged-Device Model (C101)

The SN74LVC2G38 is designed for 1.65-V to 5.5-V V_CC operation.

This device is a dual two-input NAND buffer gate with open-drain outputs. It performs the Boolean function Y = A • B or Y = A + B in positive logic.

NanoFree™ package technology is a major breakthrough in IC packaging concepts, using the die as the package.

This device is fully specified for partial-power-down applications using I_off. The I_off circuitry disables the outputs, preventing damaging current backflow through the device when it is powered down.

The SN74LVC2G38 is designed for 1.65-V to 5.5-V V_CC operation.

This device is a dual two-input NAND buffer gate with open-drain outputs. It performs the Boolean function Y = A • B or Y = A + B in positive logic.

NanoFree™ package technology is a major breakthrough in IC packaging concepts, using the die as the package.

filter

查找其他與非門

下載觀看帶字幕的視頻視頻

技術(shù)文檔

star

=有關(guān)此產(chǎn)品的 TI 精選熱門文檔

未找到結(jié)果。請(qǐng)清除搜索并重試。

查看全部 29

頂層文檔	類型	標(biāo)題	格式選項(xiàng)	下載最新的英語(yǔ)版本		日期
*	數(shù)據(jù)表	Dual 2-Input NAND Gate With Open-Drain Outputs 數(shù)據(jù)表 (Rev. D)				2013年 12月 24日
	選擇指南	Logic Guide (Rev. AC)	PDF \| HTML			2025年 11月 13日
	應(yīng)用手冊(cè)	慢速或浮點(diǎn) CMOS 輸入的影響 (Rev. E)	PDF \| HTML	英語(yǔ)版 (Rev.E)		2025年 3月 26日
	選擇指南	Little Logic Guide 2018 (Rev. G)				2018年 7月 6日
	應(yīng)用手冊(cè)	How to Select Little Logic (Rev. A)				2016年 7月 26日
	應(yīng)用手冊(cè)	Understanding and Interpreting Standard-Logic Data Sheets (Rev. C)				2015年 12月 2日
	選擇指南	邏輯器件指南 2014 (Rev. AA)		最新英語(yǔ)版本 (Rev.AC)	PDF \| HTML	2014年 11月 17日
	選擇指南	小尺寸邏輯器件指南 (Rev. E)		最新英語(yǔ)版本 (Rev.G)		2012年 7月 16日
	用戶指南	LOGIC Pocket Data Book (Rev. B)				2007年 1月 16日
	應(yīng)用手冊(cè)	CMOS 非緩沖反向器在振蕩器電路中的使用		英語(yǔ)版		2006年 3月 23日
	應(yīng)用手冊(cè)	選擇正確的電平轉(zhuǎn)換解決方案 (Rev. A)		英語(yǔ)版 (Rev.A)		2006年 3月 23日
	產(chǎn)品概述	Design Summary for WCSP Little Logic (Rev. B)				2004年 11月 4日
	應(yīng)用手冊(cè)	Semiconductor Packing Material Electrostatic Discharge (ESD) Protection				2004年 7月 8日
	用戶指南	Signal Switch Data Book (Rev. A)				2003年 11月 14日
	用戶指南	LVC and LV Low-Voltage CMOS Logic Data Book (Rev. B)				2002年 12月 18日
	應(yīng)用手冊(cè)	Texas Instruments Little Logic Application Report				2002年 11月 1日
	應(yīng)用手冊(cè)	TI IBIS File Creation, Validation, and Distribution Processes				2002年 8月 29日
	更多文獻(xiàn)資料	Standard Linear & Logic for PCs, Servers & Motherboards				2002年 6月 13日
	應(yīng)用手冊(cè)	16-Bit Widebus Logic Families in 56-Ball, 0.65-mm Pitch Very Thin Fine-Pitch BGA (Rev. B)				2002年 5月 22日
	應(yīng)用手冊(cè)	Power-Up 3-State (PU3S) Circuits in TI Standard Logic Devices				2002年 5月 10日
	更多文獻(xiàn)資料	STANDARD LINEAR AND LOGIC FOR DVD/VCD PLAYERS				2002年 3月 27日
	應(yīng)用手冊(cè)	Migration From 3.3-V To 2.5-V Power Supplies For Logic Devices				1997年 12月 1日
	應(yīng)用手冊(cè)	Bus-Interface Devices With Output-Damping Resistors Or Reduced-Drive Outputs (Rev. A)				1997年 8月 1日
	應(yīng)用手冊(cè)	CMOS Power Consumption and CPD Calculation (Rev. B)				1997年 6月 1日
	應(yīng)用手冊(cè)	LVC Characterization Information				1996年 12月 1日
	應(yīng)用手冊(cè)	Input and Output Characteristics of Digital Integrated Circuits				1996年 10月 1日
	應(yīng)用手冊(cè)	Live Insertion				1996年 10月 1日
	設(shè)計(jì)指南	Low-Voltage Logic (LVC) Designer's Guide				1996年 9月 1日
	應(yīng)用手冊(cè)	Understanding Advanced Bus-Interface Products Design Guide				1996年 5月 1日