ZHCSNR1 june 2023 AFE43902-Q1 , AFE53902-Q1
PRODUCTION DATA
- 1
- 1 特性
- 2 應(yīng)用
- 3 說明
- 4 修訂歷史記錄
- 5 引腳配置和功能
-
6 規(guī)格
- 6.1 絕對最大額定值
- 6.2 ESD 等級
- 6.3 建議運(yùn)行條件
- 6.4 熱性能信息
- 6.5 電氣特性：電壓輸出
- 6.6 電氣特性：ADC 輸入
- 6.7 電氣特性：通用
- 6.8 時序要求：I2C?標(biāo)準(zhǔn)模式
- 6.9 時序要求：I2C 快速模式
- 6.10 時序要求：I2C?超快速模式
- 6.11 時序要求：SPI 寫入操作
- 6.12 時序要求：SPI 讀取和菊花鏈操作 (FSDO = 0)
- 6.13 時序要求：SPI 讀取和菊花鏈操作 (FSDO = 1)
- 6.14 時序要求：PWM 輸出
- 6.15 時序圖
- 6.16 典型特性：電壓輸出
- 6.17 典型特性：ADC
- 6.18 典型特性：通用
-
7 詳細(xì)說明
- 7.1 概述
- 7.2 功能方框圖
- 7.3 特性說明
- 7.4 器件功能模式
- 7.5 編程
- 7.6
寄存器映射
- 7.6.1 NOP 寄存器（地址 = 00h）[復(fù)位 = 0000h]
- 7.6.2 DAC-x-VOUT-CMP-CONFIG 寄存器（地址 = 15h、03h）[復(fù)位 = 0400h]
- 7.6.3 COMMON-CONFIG 寄存器（地址 = 1Fh）[復(fù)位 = 03F9h]
- 7.6.4 COMMON-TRIGGER 寄存器（地址 = 20h）[復(fù)位 = 0000h]
- 7.6.5 COMMON-PWM-TRIG 寄存器（地址 = 21h）[復(fù)位 = 0001h]
- 7.6.6 GENERAL-STATUS 寄存器（地址 = 22h）[復(fù)位 = 2068h]
- 7.6.7 DEVICE-MODE-CONFIG 寄存器（地址 = 25h）[復(fù)位 = 8040h]
- 7.6.8 INTERFACE-CONFIG 寄存器（地址 = 26h）[復(fù)位 = 0000h]
- 7.6.9 STATE-MACHINE-CONFIG0 寄存器（地址 = 27h）[復(fù)位 = 0003h]
- 7.6.10 SRAM-CONFIG 寄存器（地址 = 2Bh）[復(fù)位 = 0000h]
- 7.6.11 SRAM-DATA 寄存器（地址 = 2Ch）[復(fù)位 = 0000h]
- 7.6.12 Xx-TEMPERATURE 寄存器（SRAM 地址 = 20h、22h、24h）[復(fù)位 = 0000h]
- 7.6.13 Yx-TEMPERATURE 寄存器（SRAM 地址 = 21h、23h、25h）[復(fù)位 = 0000h]
- 7.6.14 Xx-OUTPUT 寄存器（SRAM 地址 = 26h、28h、2Ah、2Ch）[復(fù)位 = 0000h]
- 7.6.15 Yx-OUTPUT 寄存器（SRAM 地址 = 27h、29h、2Bh、2Dh）[復(fù)位 = 0000h]
- 7.6.16 PWM-FREQUENCY 寄存器（SRAM 地址 = 2Eh）[復(fù)位 = 0000h]
- 8 應(yīng)用和實(shí)施
- 9 器件和文檔支持
- 10機(jī)械、封裝和可訂購信息
封裝選項(xiàng)
機(jī)械數(shù)據(jù) (封裝 | 引腳)
- RTE|16
散熱焊盤機(jī)械數(shù)據(jù) (封裝 | 引腳)
- RTE|16
訂購信息
7.5.2.2 I2C 更新序列
表 7-8 顯示對于單次更新，AFEx3902-Q1 需要一個啟動條件、一個有效的 I2C 地址字節(jié)、一個命令字節(jié)和兩個數(shù)據(jù)字節(jié)。
圖 7-13 I2C 總線協(xié)議
表 7-8 更新序列
| MSB | .... | LSB | ACK | MSB | ... | LSB | ACK | MSB | ... | LSB | ACK | MSB | ... | LSB | ACK |
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 地址 (A) 字節(jié) 節(jié) 7.5.2.2.1 |
命令字節(jié) 節(jié) 7.5.2.2.2 |
數(shù)據(jù)字節(jié) - MSDB | 數(shù)據(jù)字節(jié) - LSDB | ||||||||||||
| DB [31:24] | DB [23:16] | DB [15:8] | DB [7:0] | ||||||||||||
圖 7-13 顯示在收到每個字節(jié)后，AFEx3902-Q1 通過在單個時鐘脈沖的高電平期間拉低 SDA 線來確認(rèn)該字節(jié)。這四個字節(jié)和確認(rèn)周期構(gòu)成了單次更新所需的 36 個時鐘周期。一個有效的 I2C 地址字節(jié)選擇 AFEx3902-Q1。
圖 7-13 I2C 總線協(xié)議命令字節(jié)設(shè)置所選 AFEx3902-Q1 器件的工作模式。如果要在通過該字節(jié)選擇工作模式時進(jìn)行數(shù)據(jù)更新，AFEx3902-Q1 器件必須接收兩個數(shù)據(jù)字節(jié)：最高有效數(shù)據(jù)字節(jié) (MSDB) 和最低有效數(shù)據(jù)字節(jié) (LSDB)。AFEx3902-Q1 器件在 LSDB 之后的確認(rèn)信號下降沿執(zhí)行更新。
使用快速模式（時鐘 = 400kHz）時，最大 DAC 更新速率限制為 10kSPS。使用超快速模式（時鐘 = 1MHz）時，最大 DAC 更新速率限制為 25kSPS。收到停止條件后，AFEx3902-Q1 器件將釋放 I2C 總線并等待新的啟動條件。