ZHCSYR9 September 2025 CDCLVP111-SEP
PRODUCTION DATA
未使用的輸出可以保持懸空狀態(tài)。
在此示例中，PHY、ASIC 和 FPGA/CPU 需要不同的方案。電源濾波和旁路對(duì)于低噪聲應(yīng)用至關(guān)重要。
有關(guān)建議的濾波技術(shù)，請(qǐng)參閱圖 8-18。