ZHCSZ56A July 2025 – November 2025 DP83TC815-Q1
PRODUCTION DATA
DP83TC815-Q1 還支持 RGMII 2.0 版指定的簡(jiǎn)化千兆位媒體獨(dú)立接口,并支持 LVCMOS。RGMII 旨在減少連接 MAC 和 PHY 所需的引腳數(shù)。為實(shí)現(xiàn)這一目標(biāo),將對(duì)控制信號(hào)進(jìn)行多路復(fù)用。時(shí)鐘的上升沿和下降沿都用于對(duì)發(fā)送和接收路徑中的控制信號(hào)引腳進(jìn)行采樣。在時(shí)鐘的上升沿對(duì)數(shù)據(jù)進(jìn)行采樣。對(duì)于 100Mbps 運(yùn)行,RX_CLK 和 TX_CLK 都以 25MHz 運(yùn)行。
表 7-32 中總結(jié)了 RGMII 信號(hào)。
| 功能 | 引腳 |
|---|---|
| 數(shù)據(jù)信號(hào) | TX_D[3:0] |
| RX_D[3:0] | |
| 控制信號(hào) | TX_CTRL |
| RX_CTRL | |
| 時(shí)鐘信號(hào) | TX_CLK |
| RX_CLK |
圖 7-22 RGMII 連接| TX_CTRL (正邊沿) |
TX_CTRL (負(fù)邊沿) |
TX_D[3:0] | 說(shuō)明 |
|---|---|---|---|
| 0 | 0 | 0000 至 1111 | 正常幀間 |
| 0 | 1 | 0000 至 1111 | 保留 |
| 1 | 0 | 0000 至 1111 | 正常數(shù)據(jù)發(fā)送 |
| 1 | 1 | 0000 至 1111 | 發(fā)送錯(cuò)誤傳播 |
| RX_CTRL (正邊沿) |
RX_CTRL (負(fù)邊沿) |
RX_D[3:0] | 說(shuō)明 |
|---|---|---|---|
| 0 | 0 | 0000 至 1111 | 正常幀間 |
| 0 | 1 | 0000 至 1101 | 保留 |
| 0 | 1 | 1110 | 錯(cuò)誤載波指示 |
| 0 | 1 | 1111 | 保留 |
| 1 | 0 | 0000 至 1111 | 正常數(shù)據(jù)接收 |
| 1 | 1 | 0000 至 1111 | 有錯(cuò)誤的數(shù)據(jù)接收 |
在數(shù)據(jù)包接收期間,RX_CLK 可以在正脈沖或負(fù)脈沖上延伸,以適應(yīng)從內(nèi)部自由運(yùn)行時(shí)鐘到恢復(fù)時(shí)鐘(數(shù)據(jù)同步)的切換。數(shù)據(jù)可以在時(shí)鐘的下降沿重復(fù),因?yàn)殡p倍數(shù)據(jù)速率 (DDR) 只需要 1Gbps 操作,但 DP83TC815-Q1 不支持該操作。
DP83TC815-Q1 支持帶內(nèi)狀態(tài)指示,有助于簡(jiǎn)化鏈路狀態(tài)檢測(cè)。RX_D[3:0] 引腳上的幀間信號(hào)如表 7-35 所示。
| RX_CTRL | RX_D3 | RX_D[2:1] | RX_D0 |
|---|---|---|---|
| 00 注意: 帶內(nèi)狀態(tài)僅在 RX_CTRL 為低電平時(shí)有效 |
雙工狀態(tài): 0 = 半雙工 1 = 全雙工 |
RX_CLK 時(shí)鐘速度: 00 = 2.5 MHz 01 = 25 MHz 10 = 125 MHz 11 = 保留 |
鏈路狀態(tài): 0 = 未建立鏈路 1 = 已建立有效鏈路 |