ZHCSR67 July 2020 DRV8353M
PRODUCTION DATA
- 1 特性
- 2 應用
- 3 說明
- 4 Revision History
- 5 Device Comparison Table
- 6 Pin Configuration and Functions
- 7 Absolute Maximum Ratings
- 8 ESD Ratings
- 9 Recommended Operating Conditions
- 10Thermal Information
- 11Electrical Characteristics
- 12SPI Timing Requirements
-
13Detailed Description
- 13.1 Overview
- 13.2 Functional Block Diagram
- 13.3
Feature Description
- 13.3.1 Three Phase Smart Gate Drivers
- 13.3.2 DVDD Linear Voltage Regulator
- 13.3.3 Pin Diagrams
- 13.3.4 Low-Side Current-Shunt Amplifiers
- 13.3.5
Gate Driver Protective Circuits
- 13.3.5.1 VM Supply and VDRAIN Undervoltage Lockout (UVLO)
- 13.3.5.2 VCP Charge-Pump and VGLS Regulator Undervoltage Lockout (GDUV)
- 13.3.5.3 MOSFET VDS Overcurrent Protection (VDS_OCP)
- 13.3.5.4 VSENSE Overcurrent Protection (SEN_OCP)
- 13.3.5.5 Gate Driver Fault (GDF)
- 13.3.5.6 Overcurrent Soft Shutdown (OCP Soft)
- 13.3.5.7 Thermal Warning (OTW)
- 13.3.5.8 Thermal Shutdown (OTSD)
- 13.3.5.9 Fault Response Table
- 13.4 Device Functional Modes
- 13.5 Programming
- 13.6
Register Maps
- 13.6.1 Status Registers
- 13.6.2
Control Registers
- 13.6.2.1 Driver Control Register (address = 0x02h)
- 13.6.2.2 Gate Drive HS Register (address = 0x03h)
- 13.6.2.3 Gate Drive LS Register (address = 0x04h)
- 13.6.2.4 OCP Control Register (address = 0x05h)
- 13.6.2.5 CSA Control Register (address = 0x06h)
- 13.6.2.6 Driver Configuration Register (address = 0x07h)
-
14Application and Implementation
- 14.1 Application Information
- 14.2
Typical Application
- 14.2.1
Primary Application
- 14.2.1.1 Design Requirements
- 14.2.1.2 Detailed Design Procedure
- 14.2.1.3 Application Curves
- 14.2.1
Primary Application
- 15Power Supply Recommendations
- 16Layout
- 17Device and Documentation Support
- 18Mechanical, Packaging, and Orderable Information
3 說明
DRV8353M 系列器件是高度集成的柵極驅動器，適用于三相無刷直流 (BLDC) 電機應用。這類應用包括 BLDC 電機的場定向控制 (FOC)、正弦電流控制和梯形電流控制。該器件型號提供了可選的集成式分流放大器以支持不同的電機控制方案，還提供了降壓穩(wěn)壓器，以為柵極驅動器或外部控制器供電。
DRV8353M 采用智能柵極驅動 (SGD) 架構，減少了 MOSFET 壓擺率控制和保護電路通常所需的外部元件數量。SGD 架構還可優(yōu)化死區(qū)時間以防止擊穿問題，在通過 MOSFET 壓擺率控制技術降低電磁干擾 (EMI) 方面帶來了靈活性，并可通過 VGS 監(jiān)控器防止柵極短路問題。強大的柵極下拉電路有助于防止不必要的 dV/dt 寄生柵極開啟事件。
該系列器件支持各種 PWM 控制模式（6x、3x、1x 和獨立模式），可簡化與外部控制器的連接。這些模式可減少電機驅動器 PWM 控制信號所需的控制器輸出數量。該系列器件還包括 1x PWM 模式，因此可通過內部阻塞換向表輕松對 BLDC 電機進行傳感器式梯形控制。
表 3-1 器件信息
| 器件型號 | 封裝 | 封裝尺寸（標稱值） |
|---|---|---|
| DRV8353M | WQFN (40) | 6.00mm x 6.00mm |
- 如需了解所有可用封裝，請參閱數據表末尾的可訂購產品附錄。
簡化原理圖