ZHCSWO5 May 2024 PCM1809
PRODUCTION DATA
- 1
- 1 特性
- 2 應用
- 3 說明
- 4 引腳配置和功能
- 5 規(guī)格
- 6 詳細說明
- 7 應用和實施
- 8 電源相關建議
- 9 布局
- 10器件和文檔支持
- 11修訂歷史記錄
- 12機械、封裝和可訂購信息
6.3.2.2 IC 間音頻 (I2S) 接口
標準 I2S 協(xié)議僅針對兩個通道進行定義：左通道和右通道。在 I2S 模式下，左時隙 0 的 MSB 會在 FSYNC 下降 沿之后第二個周期中的 BCLK 下降沿上傳輸。右時隙 0 的 MSB 會在 FSYNC 上升 沿之后第二個周期中的 BCLK 下降沿上傳輸。后續(xù)的每個數(shù)據(jù)位都在 BCLK 的下降沿傳輸。在控制器模式下，F(xiàn)SYNC 在 BCLK 的上升沿傳輸。圖 6-5 和圖 6-6 顯示了在目標和控制器運行模式下 I2S 運行的協(xié)議時序。
圖 6-5 目標模式下的 I2S 模式協(xié)議時序
圖 6-6 控制器模式下的 I2S 協(xié)議時序為了使音頻總線在 I2S 模式下正常運行，每幀的位時鐘數(shù)必須大于或等于活動輸出通道的數(shù)量（包括左右時隙）乘以輸出通道數(shù)據(jù)的 32 位字長。器件 FSYNC 低電平脈沖必須是大于或等于活動左時隙數(shù)量乘以 32 位數(shù)據(jù)字長的 BCLK 周期數(shù)。同樣，F(xiàn)SYNC 高電平脈沖必須是大于或等于活動右時隙數(shù)量乘以 32 位數(shù)據(jù)字長的 BCLK 周期數(shù)。器件在 SDOUT 上為額外的未使用位時鐘周期發(fā)送零數(shù)據(jù)值。