ZHCS949C June 2012 – January 2024 TLC59283
PRODUCTION DATA
圖 4-1 DBQ 封裝SSOP-24 和 QSOP-24(頂視圖)
圖 4-2 RGE 封裝QFN-24(頂視圖)| 引腳 | I/O | 說明 | ||
|---|---|---|---|---|
| 名稱 | 編號 | |||
| DBQ | RGE | |||
| 空白 | 21 | 18 | I | 所有輸出均為空(空白);施密特緩沖器輸入。當 BLANK 為高電平時,所有恒流輸出(OUT0 至 OUT15)均被強制關閉,并且所有預充電 FET 均導通。當 BLANK 為低電平時,所有恒流輸出均由輸出開關數(shù)據(jù)鎖存器中的數(shù)據(jù)控制,并且所有預充電 FET 均關斷。該引腳在內部通過 500kΩ(典型值)電阻上拉至 VCC。 |
| GND | 1 | 22 | — | 電源地 |
| IREF | 23 | 20 | I/O | 恒流值設置,通過在 IREF 和 GND 之間連接一個外部電阻器,可將 OUT0 至 OUT15 恒定灌電流輸出設置為所需的值。 |
| LAT | 4 | 1 | I | 電平觸發(fā)鎖存器;施密特緩沖器輸入。當 LAT 為高電平時,16 位移位寄存器中的數(shù)據(jù)繼續(xù)傳輸?shù)捷敵鲩_關數(shù)據(jù)鎖存器。因此,如果在 LAT 為高電平時改變 16 位移位寄存器中的數(shù)據(jù),數(shù)據(jù)鎖存器中的數(shù)據(jù)也會改變。當 LAT 為低電平時,數(shù)據(jù)鎖存器中的數(shù)據(jù)將保持不變。該引腳在內部通過 500kΩ(典型值)電阻下拉至 GND。 |
| OUT0 | 5 | 2 | O | 恒流輸出。每個輸出都可與其他輸出連接在一起,以增加恒定電流??梢韵蛎總€輸出施加不同的電壓。 |
| OUT1 | 6 | 3 | O | 恒流輸出 |
| OUT2 | 7 | 4 | O | 恒流輸出 |
| OUT3 | 8 | 5 | O | 恒流輸出 |
| OUT4 | 9 | 6 | O | 恒流輸出 |
| OUT5 | 10 | 7 | O | 恒流輸出 |
| OUT6 | 11 | 8 | O | 恒流輸出 |
| OUT7 | 12 | 9 | O | 恒流輸出 |
| OUT8 | 13 | 10 | O | 恒流輸出 |
| OUT9 | 14 | 11 | O | 恒流輸出 |
| OUT10 | 15 | 12 | O | 恒流輸出 |
| OUT11 | 16 | 13 | O | 恒流輸出 |
| OUT12 | 17 | 14 | O | 恒流輸出 |
| OUT13 | 18 | 15 | O | 恒流輸出 |
| OUT14 | 19 | 16 | O | 恒流輸出 |
| OUT15 | 20 | 17 | O | 恒流輸出 |
| SCLK | 3 | 24 | I | 串行數(shù)據(jù)移位時鐘;施密特緩沖器輸入。 16 位移位寄存器中的所有數(shù)據(jù)均通過 1 位 SCLK 同步向 MSB 移位。 |
| SIN | 2 | 23 | I | 用于驅動器開關控制的串行數(shù)據(jù)輸入;施密特緩沖器輸入。 當 SIN 為高電平時,LSB 僅在一個 SCLK 輸入上升沿設置為“1”。如果在 SIN 為高電平的情況下輸入兩個 SCLK 上升沿,則 16 位移位寄存器 LSB 和 LSB+1 都將設置為“1”。當 SIN 為低電平時,LSB 會在 SCLK 輸入上升沿設置為“0”。 |
| SOUT | 22 | 19 | O | 串行數(shù)據(jù)輸出。該輸出連接到 16 位移位寄存器 MSB。SOUT 數(shù)據(jù)在 SCLK 上升沿發(fā)生變化。 |
| VCC | 24 | 21 | — | 電源電壓 |