TLV2721 旨在驅(qū)動比大多數(shù) CMOS 運算放大器更大的容性負載。圖 5-27 至圖 5-28 展示示了驅(qū)動大于 100pF 的負載并同時保持良好的增益裕度和相位裕度 (R_null = 0?) 的能力。

器件輸出端（圖 7-1）的小串聯(lián)電阻器 (R_null) 可在驅(qū)動大容性負載時改善增益裕度和相位裕度。圖 5-27 和圖 5-28 展示了增加 100?、200?、500? 和 1k? 串聯(lián)電阻的影響。增加該串聯(lián)電阻器有兩個影響：第一個影響是電阻器向傳遞函數(shù)中增加一個零點，第二個影響是電阻器降低與傳遞函數(shù)中的輸出負載相關(guān)的極點頻率。

引入傳遞函數(shù)的零點等于串聯(lián)電阻乘以負載電容。要計算相位裕度的近似改善，請使用以下公式：

其中：

?φ_m1 = 相位裕度的改善

UGBW = 單位增益帶寬頻率

R_null = 輸出串聯(lián)電阻

C_L = 負載電容

單位增益帶寬 (UGBW) 頻率隨著容性負載的增加而降低。要使用方程式 1，請近似計算圖 7-1 中給定容性負載的 UGBW。

圖 7-1 串聯(lián)電阻電路

TLV2721 旨在提供比早期 CMOS 軌到軌輸出器件更好的灌電流和拉電流輸出。該器件能夠在 V_DD = 5V 時，以 200μA 的最大靜態(tài) I_DD，產(chǎn)生 500μA 灌電流和 1mA 拉電流。這樣可以提供大于 80% 的電源效率。

驅(qū)動重直流負載（如 2kΩ）時，壓擺條件下的正邊會出現(xiàn)一些失真；另請參閱圖 5-22。這種情況受三個因素的影響：

• 負載以何為基準(zhǔn)。當(dāng)負載以任一電源軌為基準(zhǔn)時，不會發(fā)生這種情況。僅當(dāng)輸出信號通過負載基準(zhǔn)點擺動時才會發(fā)生失真。圖 5-23 展示了兩種 2kΩ 負載情況。第一種負載情況顯示了當(dāng) 2kΩ 負載連接到 2.5V 時出現(xiàn)的失真。圖 5-23 中的第三種負載情況顯示連接到 0V 的 2kΩ 負載沒有失真。
• 負載電阻。隨著負載電阻增加，輸出端的失真會減少。圖 5-23 顯示了 2kΩ 負載和 100kΩ 負載（兩者都連接到 2.5V）在輸出端的差異。
• 輸入信號邊沿速率。與輸入邊沿速率較慢相比，階躍輸入的輸入邊沿速率較快會導(dǎo)致更多失真。