ZHCSYN2A July 2025 – September 2025 TMUX5411 , TMUX5412 , TMUX5413
PRODUCTION DATA
| 引腳 | 類(lèi)型(1) | 說(shuō)明 | |
|---|---|---|---|
| 名稱(chēng) | TSSOP 和 SOT-23-THN | ||
| D1 | 2 | I/O | 漏極引腳 1??梢允禽斎牖蜉敵觥?/td> |
| D2 | 15 | I/O | 漏極引腳 2??梢允禽斎牖蜉敵?。 |
| D3 | 10 | I/O | 漏極引腳 3??梢允禽斎牖蜉敵觥?/td> |
| D4 | 7 | I/O | 漏極引腳 4??梢允禽斎牖蜉敵觥?/td> |
| GND | 5 | P | 接地 (0V) 基準(zhǔn)。 |
| N.C. | 12 | — | 無(wú)內(nèi)部連接??啥探拥?GND 或保持懸空 |
| S1 | 3 | I/O | 源極引腳 1??梢允禽斎牖蜉敵?。 |
| S2 | 14 | I/O | 源極引腳 2??梢允禽斎牖蜉敵觥?/td> |
| S3 | 11 | I/O | 源極引腳 3??梢允禽斎牖蜉敵觥?/td> |
| S4 | 6 | I/O | 源極引腳 4??梢允禽斎牖蜉敵?。 |
| SEL1 | 1 | I | 邏輯控制輸入 1,具有內(nèi)部下拉電阻。控制通道 1 的狀態(tài),如表 7-2 所示。 |
| SEL2 | 16 | I | 邏輯控制輸入 2,具有內(nèi)部下拉電阻??刂仆ǖ?2 的狀態(tài),如表 7-2 所示。 |
| SEL3 | 9 | I | 邏輯控制輸入 3,具有內(nèi)部下拉電阻??刂仆ǖ?3 的狀態(tài),如表 7-2 所示。 |
| SEL4 | 8 | I | 邏輯控制輸入 4,具有內(nèi)部下拉電阻??刂仆ǖ?4 的狀態(tài),如表 7-2 所示。 |
| VDD | 13 | P | 正電源。該引腳是正電源電勢(shì)最高的引腳。為了可靠運(yùn)行,在 VDD 和 GND 之間連接一個(gè) 0.1μF 至 10μF 的去耦電容器 |
| VSS | 4 | P | 負(fù)電源。該引腳是負(fù)電源電勢(shì)最高的引腳。為了實(shí)現(xiàn)可靠運(yùn)行,應(yīng)在 VSS 和 GND 之間連接一個(gè) 0.1μF 至 10μF 的去耦電容器。在單電源應(yīng)用中,該引腳應(yīng)接地。 |