ZHCSXK0B March 2022 – May 2025 TPS388R0-Q1
PRODUCTION DATA
使用 I2C RESET 延時(shí)時(shí)間寄存器時(shí),NRST 引腳具有可編程復(fù)位延時(shí)時(shí)間,該時(shí)間可以在 0.2ms 至 200ms 范圍內(nèi)調(diào)節(jié)。NRST 是開漏輸出,需要一個(gè)外部 1kΩ 至 100kΩ 上拉電阻器。當(dāng)器件上電且 POR 完成時(shí),NRST 將置為低電平有效,直到 BIST 完成。在 BIST 之后,NRST 保持高電平(未置為有效),直到其由可映射的故障條件觸發(fā)。如果 NRST 引腳拉至意外狀態(tài),則 NRST_MISMATCH 故障將置為有效。例如,如果 NRST 引腳處于高阻抗?fàn)顟B(tài)(邏輯高電平)并從外部拉至低電平,則 NRST_MISMATCH 故障將置為有效。在 NRST 切換期間,NRST 不匹配在 2μs 后激活,NRST 必須高于 0.6*VDD 才能被視為邏輯高電平狀態(tài)。
NRST 可以使用 FC_LF[n] 寄存器映射到 OVHF 和 UVHF 故障。如果受監(jiān)控電壓降至或升至超出編程的 OVHF 和 UVHF 閾值,則 NRST 將置為有效,將 NRST 引腳驅(qū)動為低電平。當(dāng)受監(jiān)控電壓返回到有效窗口時(shí),將啟用一個(gè)復(fù)位延遲電路,使 NRST 在指定的復(fù)位延遲時(shí)間 (tD) 內(nèi)保持低電平。
tD 周期由 TI_CONTROL 寄存器中的 RST_DLY[2:0] 值決定。當(dāng)復(fù)位延遲過后,NRST 引腳進(jìn)入高阻抗?fàn)顟B(tài),并使用上拉電阻器將 NRST 保持在高電平。上拉電阻器必須連接到適當(dāng)?shù)碾妷很?,以便在正確的接口電壓下連接其他器件。為了保持適當(dāng)?shù)碾妷弘娖剑谶x擇上拉電阻值時(shí)要認(rèn)真考慮。上拉電阻值由輸出邏輯低電壓 (VOL)、容性負(fù)載和漏電流決定。