可通過在 DT 引腳和 GND 之間放置一個(gè)電阻器 R_DT 來對(duì) t_DT 編程?？梢愿鶕?jù) 方程式 1 來確定合適的 R_DT 值，其中 R_DT 以 k? 為單位，t_DT 以 ns 為單位：

方程式 1.

DT 引腳的穩(wěn)態(tài)電壓約為 0.8V，當(dāng) R_DT = 100kΩ 時(shí)，DT 引腳電流將小于 10uA。當(dāng) R_DT> 5k? 時(shí)，建議在靠近芯片的位置將一個(gè) ≤1nF 的陶瓷電容器與 R_DT 并聯(lián)，以便在兩個(gè)通道之間實(shí)現(xiàn)更好的抗噪性和死區(qū)時(shí)間匹配。不建議將 DT 引腳懸空。

一個(gè)輸入信號(hào)下降沿會(huì)激活另一個(gè)信號(hào)的已編程死區(qū)時(shí)間。輸出信號(hào)死區(qū)時(shí)間始終設(shè)置為驅(qū)動(dòng)器編程的死區(qū)時(shí)間或輸入信號(hào)自己死區(qū)時(shí)間中的較長(zhǎng)值。如果兩個(gè)輸入同時(shí)都處于高電平，則兩個(gè)輸出都將立即被設(shè)為低電平。此特性用于防止擊穿，并且它并不影響正常運(yùn)行所需的已編程設(shè)定的死區(qū)時(shí)間。圖 7-4 顯示并說明了各種驅(qū)動(dòng)器死區(qū)時(shí)間邏輯工作條件：

圖 7-4 各種輸入信號(hào)條件下輸入與輸出邏輯之間的關(guān)系

條件 A：INB 變?yōu)榈碗娖?，INA 變?yōu)楦唠娖?。INB 立即將 OUTB 設(shè)為低電平并將已編程設(shè)定的死區(qū)時(shí)間分配給 OUTA。在已編程設(shè)定的死區(qū)時(shí)間后，OUTA 能夠變?yōu)楦唠娖健?/p>

條件 B：INB 變?yōu)楦唠娖?，INA 變?yōu)榈碗娖?。INA 現(xiàn)在立即將 OUTA 設(shè)為低電平并將已編程設(shè)定的死區(qū)時(shí)間分配給 OUTB。在已編程設(shè)定的死區(qū)時(shí)間后，OUTB 能夠變?yōu)楦唠娖健?/p>

條件 C：INB 變?yōu)榈碗娖?，INA 仍為低電平。INB 立即將 OUTB 設(shè)為低電平并將已編程設(shè)定的死區(qū)時(shí)間分配給 OUTA。在這種情況下，輸入信號(hào)的自身 死區(qū)時(shí)間長(zhǎng)于已編程死區(qū)時(shí)間。因此，當(dāng) INA 變?yōu)楦唠娖綍r(shí)，INA 立即將 OUTA 設(shè)為高電平。

條件 D：INA 變?yōu)榈碗娖?，INB 仍為低電平。INA 立即將 OUTA 設(shè)為低電平并將已編程設(shè)定的死區(qū)時(shí)間分配給 OUTB。INB 的自身 死區(qū)時(shí)間長(zhǎng)于已編程死區(qū)時(shí)間。因此，當(dāng) INB 變?yōu)楦唠娖綍r(shí)，INB 立即將 OUTB 設(shè)為高電平。

條件 E：INA 變?yōu)楦唠娖?，?INB 和 OUTB 仍為高電平。為了避免過沖，INA 立即將 OUTB 拉至低電平并使 OUTA 保持低電平狀態(tài)。一段時(shí)間后，OUTB 變?yōu)榈碗娖讲⒁丫幊淘O(shè)定的死區(qū)時(shí)間分配給 OUTA。OUTB 已經(jīng)為低電平。在已編程設(shè)定的死區(qū)時(shí)間后，OUTA 能夠變?yōu)楦唠娖健?/p>

條件 F：INB 變?yōu)楦唠娖?，?INA 和 OUTA 仍為高電平。為了避免過沖，INB 立即將 OUTA 拉至低電平并使 OUTB 保持低電平狀態(tài)。一段時(shí)間后，OUTA 變?yōu)榈碗娖讲⒁丫幊淘O(shè)定的死區(qū)時(shí)間分配給 OUTB。OUTA 已經(jīng)為低電平。在已編程設(shè)定的死區(qū)時(shí)間后，OUTB 能夠變?yōu)楦唠娖健?/p>