AFE7799 是一款高性能的多通道收發(fā)器，集成了四條直接上變頻發(fā)送器鏈、四條直接下變頻接收器鏈和兩條寬帶射頻采樣數(shù)字化輔助鏈（反饋路徑）。發(fā)送器鏈和接收器鏈的高動態(tài)范圍允許為無線基站生成和接收 2G、3G、4G 和 5G 信號。低功率耗散和大規(guī)模通道集成使得 AFE7799 適合在功率和尺寸兩方面都受限的 4G 和 5G 大規(guī)模 MIMO 基站。寬帶和高動態(tài)范圍反饋路徑可以幫助發(fā)送器鏈中的功率放大器進行數(shù)字預失真 (DPD)。串行器/解串器的高速度有助于減少傳入和傳出數(shù)據(jù)時所需的通道數(shù)量。
AFE7799 的每個接收器鏈都具有一個 28dB 范圍的數(shù)字步進衰減器 (DSA)，后跟一個寬帶無源 IQ 解調(diào)器和一個基帶放大器，此基帶放大器具有集成式可編程抗混疊低通濾波器，用于驅(qū)動連續(xù)時間 Σ-Δ ADC。RX 鏈可接收高達 200MHz 的瞬時帶寬 (IBW)。每個接收器通道都有兩個模擬峰值功耗檢測器和多個數(shù)字功耗檢測器，可在接收器通道上輔助進行外部或內(nèi)部自主 AGC，另外還具有一個射頻過載檢測器，可提供器件可靠性保護。集成式 QMC（正交不匹配補償）算法能夠持續(xù)監(jiān)控和更正 RX 鏈 I 和 Q 不平衡不匹配的情況，無需注入任何專用信號或執(zhí)行離線校準。
每個發(fā)送器鏈都具有兩個 14 位、3Gsps IQ DAC，后跟一個可編程重建和 DAC 鏡像抑制濾波器以及一個 IQ 調(diào)制器，用于驅(qū)動具有 39dB 范圍增益控制功能的寬帶射頻放大器。TX 鏈集成了 QMC 和 LO 漏電消除算法，利用反饋路徑來持續(xù)跟蹤和更正 TX 鏈 IQ 不匹配和 LO 漏電的情況。
反饋路徑基于射頻采樣架構(gòu)，并具有一個用于驅(qū)動 14 位 3Gsps 射頻 ADC 的輸入射頻 DSA。直接采樣架構(gòu)提供了一個固有的寬帶接收器鏈，并簡化了 TX 鏈損失校準。每個反饋路徑都集成了兩個獨立的 NCO，它們可以在兩個觀察到的射頻輸入帶之間進行快速切換。
| 類型 | 標題 | 下載最新的英語版本 | 日期 | |||
|---|---|---|---|---|---|---|
| * | 數(shù)據(jù)表 | 具有反饋路徑的 AFE7799 四通道射頻收發(fā)器 數(shù)據(jù)表 | PDF | HTML | 英語版 | PDF | HTML | 2019年 6月 6日 |
| 用戶指南 | AFE7769DEVM 與 Hitek Agilex eSOM7 FPGA 連接 | PDF | HTML | 英語版 | PDF | HTML | 2023年 10月 18日 | |
| 應用手冊 | 在數(shù)字預失真系統(tǒng)中使用 AFE77xx (Rev. B) | PDF | HTML | 英語版 (Rev.B) | 2021年 9月 20日 | ||
| 應用手冊 | AFE77xx 集成收發(fā)器中的時分雙工 (TDD) 模式 (Rev. A) | PDF | HTML | 英語版 (Rev.A) | 2021年 5月 3日 | ||
| 應用手冊 | 從 JESD204B 升級到 JESD204C 時的系統(tǒng)設(shè)計注意事項 (Rev. A) | PDF | HTML | 英語版 (Rev.A) | 2021年 5月 3日 | ||
| 應用手冊 | AGC簡述 | 2020年 9月 25日 | ||||
| 應用手冊 | AFE76xx, AFE77xx, and AFE79xx JESD204 Layer Testing | 2020年 4月 15日 | ||||
| 用戶指南 | AFE77xx Latte GUI | 2019年 7月 25日 | ||||
| 應用手冊 | Temp Profile to Maintain Optimum FIT Performance | 2019年 7月 23日 | ||||
| 應用手冊 | Controlling Latte GUI from Python | 2019年 7月 8日 | ||||
| 應用手冊 | AFE77xx Power Solutions | 2019年 6月 25日 |
如需其他信息或資源，請點擊以下任一標題進入詳情頁面查看（如有）。
AFE7769-3P5 評估模塊 (EVM) 是用于評估 AFE77xx 系列集成射頻收發(fā)器的電路板。AFE7769 和 AFE7799 器件支持多達四個發(fā)送、四個接收和兩個反饋通道 (4T4R2F)，并集成了鎖相環(huán) (PLL) 和壓控振蕩器 (VCO)，可生成數(shù)據(jù)轉(zhuǎn)換器時鐘和 LO，其中 LO 具有 600MHz 至 6GHz 的可調(diào)頻率范圍。
AFE7769-3P5EVM 整合了射頻 (RF) 平衡-非平衡變壓器，符合專門支持 3.3GHz 至 3.8GHz 的要求，但也可進行擴展以支持高達 6GHz 的頻率。AFE77xx 器件集成了八個符合 JESD204B/C 標準的串行器/解串器 (...)
AFE7769 評估模塊 (EVM) 是用于評估 AFE77xx 系列集成射頻收發(fā)器的電路板。AFE77xx 器件支持多達四個發(fā)送、四個接收和兩個反饋通道 (4T4R2F)，并集成了鎖相環(huán) (PLL) 和壓控振蕩器 (VCO)，可生成數(shù)據(jù)轉(zhuǎn)換器時鐘和 LO，其中 LO 具有 600MHz 至 6GHz 的可調(diào)頻率范圍。
該標準 EVM 集成了射頻平衡-非平衡變壓器，可專用于支持 600MHz 至 2700MHz 頻率范圍。AFE77xx 器件集成了八個符合 JESD204B/C 標準的串行器/解串器 (SerDes) 收發(fā)器，它們能夠以高達 29.5Gbps 的速率運行，以通過板載 FMC (...)
The Hitek Systems eSOM7 interfaces with the AFE8092, AFE8030, AFE7952, and AFE7920 through an FPGA mezzanine card (FMC) connector. It provides a quick evaluation and prototyping platform for 5G wireless solutions based on Intel’s latest high-performance 10-nm Agilex F-Series FPGA.
The JESD204 rapid design IP has been designed to enable FPGA engineers to achieve an accelerated path to a working JESD204 system. The IP has been architected in a way that downstream digital processing and other application logic are isolated from most of the performance- and timing-critical (...)
| 封裝 | 引腳 | CAD 符號、封裝和 3D 模型 |
|---|---|---|
| FCBGA (ABJ) | 400 | Ultra Librarian |