SN74LVC1G86-Q1

正在供貨

汽車類單路 2 輸入、1.65V 至 5.5V XOR（異或）門

產(chǎn)品詳情

Technology family LVC Supply voltage (min) (V) 1.65 Supply voltage (max) (V) 5.5 Number of channels 1 Inputs per channel 2 IOL (max) (mA) 32 Input type Standard CMOS IOH (max) (mA) -32 Output type Push-Pull Features Over-voltage tolerant inputs, Partial power down (Ioff), Ultra high speed (tpd <5ns) Data rate (max) (Mbps) 100 Rating Automotive Operating temperature range (°C) -40 to 125
Technology family LVC Supply voltage (min) (V) 1.65 Supply voltage (max) (V) 5.5 Number of channels 1 Inputs per channel 2 IOL (max) (mA) 32 Input type Standard CMOS IOH (max) (mA) -32 Output type Push-Pull Features Over-voltage tolerant inputs, Partial power down (Ioff), Ultra high speed (tpd <5ns) Data rate (max) (Mbps) 100 Rating Automotive Operating temperature range (°C) -40 to 125
SOT-SC70 (DCK) 5 4.2 mm2 2 x 2.1
  • 符合汽車應用 要求
  • 具有符合 AEC-Q100 標準的下列結(jié)果：
    • ±4000 V 人體放電模型 (HBM) ESD 分類等級 3A
    • ±1000 V 帶電器件模型 (CDM) ESD 分類等級 C5
  • 支持 5V VCC 運行
  • 輸入為高達 5.5V 過壓容差
  • 支持下行轉(zhuǎn)換到 VCC
  • 低功耗，ICC 最大值為 15μA
  • 3.3V 和 50pF 負載條件下 tpd 最大值為 6ns
  • 電壓為 3.3V 時，輸出驅(qū)動為 ±24mA
  • Ioff 支持部分斷電模式和后驅(qū)動保護
  • 鎖斷性能超過 100mA，符合 JESD 78 II 類規(guī)范的要求
  • 符合汽車應用 要求
  • 具有符合 AEC-Q100 標準的下列結(jié)果：
    • ±4000 V 人體放電模型 (HBM) ESD 分類等級 3A
    • ±1000 V 帶電器件模型 (CDM) ESD 分類等級 C5
  • 支持 5V VCC 運行
  • 輸入為高達 5.5V 過壓容差
  • 支持下行轉(zhuǎn)換到 VCC
  • 低功耗，ICC 最大值為 15μA
  • 3.3V 和 50pF 負載條件下 tpd 最大值為 6ns
  • 電壓為 3.3V 時，輸出驅(qū)動為 ±24mA
  • Ioff 支持部分斷電模式和后驅(qū)動保護
  • 鎖斷性能超過 100mA，符合 JESD 78 II 類規(guī)范的要求

SN74LVC1G86-Q1 是一款符合汽車要求的器件，并以正邏輯執(zhí)行布爾函數(shù) Y = AB + AB。該單路 2 輸入異或門適用于 1.65V 至 5.5V VCC 運行環(huán)境。

如果一個輸入為低電平，另一個輸入則可在輸出時重新生成真實形態(tài)。如果一個輸入為高電平，另一個輸入的信號則可在輸出時重新生成反向信號。該器件功耗低，3.3V 和 50pF 電容性負載條件下 tpd 最大值為 6ns。最大輸出驅(qū)動為 ±32mA/4.5V 和 ±24mA/3.3V。

該器件完全 適用于 使用 Ioff 的局部掉電應用。Ioff 電路可禁用輸出，以防在器件斷電時電流回流對器件造成損壞。

SN74LVC1G86-Q1 是一款符合汽車要求的器件，并以正邏輯執(zhí)行布爾函數(shù) Y = AB + AB。該單路 2 輸入異或門適用于 1.65V 至 5.5V VCC 運行環(huán)境。

如果一個輸入為低電平，另一個輸入則可在輸出時重新生成真實形態(tài)。如果一個輸入為高電平，另一個輸入的信號則可在輸出時重新生成反向信號。該器件功耗低，3.3V 和 50pF 電容性負載條件下 tpd 最大值為 6ns。最大輸出驅(qū)動為 ±32mA/4.5V 和 ±24mA/3.3V。

該器件完全 適用于 使用 Ioff 的局部掉電應用。Ioff 電路可禁用輸出，以防在器件斷電時電流回流對器件造成損壞。
下載 觀看帶字幕的視頻 視頻

技術文檔

star =有關此產(chǎn)品的 TI 精選熱門文檔
未找到結(jié)果。請清除搜索并重試。
查看全部 29
頂層文檔 類型 標題 格式選項 下載最新的英語版本 日期
* 數(shù)據(jù)表 SN74LVC1G86-Q1 單路 2 輸入異或門 數(shù)據(jù)表 PDF | HTML 英語版 PDF | HTML 2017年 7月 14日
選擇指南 Logic Guide (Rev. AC) PDF | HTML 2025年 11月 13日
應用手冊 慢速或浮點 CMOS 輸入的影響 (Rev. E) PDF | HTML 英語版 (Rev.E) 2025年 3月 26日
選擇指南 Little Logic Guide 2018 (Rev. G) 2018年 7月 6日
應用手冊 How to Select Little Logic (Rev. A) 2016年 7月 26日
應用手冊 Understanding and Interpreting Standard-Logic Data Sheets (Rev. C) 2015年 12月 2日
選擇指南 邏輯器件指南 2014 (Rev. AA) 最新英語版本 (Rev.AC) PDF | HTML 2014年 11月 17日
選擇指南 小尺寸邏輯器件指南 (Rev. E) 最新英語版本 (Rev.G) 2012年 7月 16日
用戶指南 LOGIC Pocket Data Book (Rev. B) 2007年 1月 16日
應用手冊 CMOS 非緩沖反向器在振蕩器電路中的使用 英語版 2006年 3月 23日
應用手冊 選擇正確的電平轉(zhuǎn)換解決方案 (Rev. A) 英語版 (Rev.A) 2006年 3月 23日
產(chǎn)品概述 Design Summary for WCSP Little Logic (Rev. B) 2004年 11月 4日
應用手冊 Semiconductor Packing Material Electrostatic Discharge (ESD) Protection 2004年 7月 8日
用戶指南 Signal Switch Data Book (Rev. A) 2003年 11月 14日
用戶指南 LVC and LV Low-Voltage CMOS Logic Data Book (Rev. B) 2002年 12月 18日
應用手冊 Texas Instruments Little Logic Application Report 2002年 11月 1日
應用手冊 TI IBIS File Creation, Validation, and Distribution Processes 2002年 8月 29日
更多文獻資料 Standard Linear & Logic for PCs, Servers & Motherboards 2002年 6月 13日
應用手冊 16-Bit Widebus Logic Families in 56-Ball, 0.65-mm Pitch Very Thin Fine-Pitch BGA (Rev. B) 2002年 5月 22日
應用手冊 Power-Up 3-State (PU3S) Circuits in TI Standard Logic Devices 2002年 5月 10日
更多文獻資料 STANDARD LINEAR AND LOGIC FOR DVD/VCD PLAYERS 2002年 3月 27日
應用手冊 Migration From 3.3-V To 2.5-V Power Supplies For Logic Devices 1997年 12月 1日
應用手冊 Bus-Interface Devices With Output-Damping Resistors Or Reduced-Drive Outputs (Rev. A) 1997年 8月 1日
應用手冊 CMOS Power Consumption and CPD Calculation (Rev. B) 1997年 6月 1日
應用手冊 LVC Characterization Information 1996年 12月 1日
應用手冊 Input and Output Characteristics of Digital Integrated Circuits 1996年 10月 1日
應用手冊 Live Insertion 1996年 10月 1日
設計指南 Low-Voltage Logic (LVC) Designer's Guide 1996年 9月 1日
應用手冊 Understanding Advanced Bus-Interface Products Design Guide 1996年 5月 1日

設計與開發(fā)

如需其他信息或資源，請點擊以下任一標題進入詳情頁面查看（如有）。

評估板

5-8-LOGIC-EVM — 支持 5 至 8 引腳 DCK、DCT、DCU、DRL 和 DBV 封裝的通用邏輯評估模塊

靈活的 EVM 設計用于支持具有 5 至 8 引腳數(shù)且采用 DCK、DCT、DCU、DRL 或 DBV 封裝的任何器件。
用戶指南: PDF
TI.com 上無現(xiàn)貨
仿真模型

SN74LVC1G86 Behavioral SPICE Model

SCEM627.ZIP (7 KB) - PSpice Model
下載
仿真模型

SN74LVC1G86 IBIS Model (Rev. A)

SCEM186A.ZIP (45 KB) - IBIS Model
下載
封裝 引腳 CAD 符號、封裝和 3D 模型
SOT-SC70 (DCK) 5 Ultra Librarian

訂購和質(zhì)量

包含信息：
  • RoHS
  • REACH
  • 器件標識
  • 引腳鍍層/焊球材料
  • MSL 等級/回流焊峰值溫度
  • MTBF/時基故障估算
  • 材料成分
  • 鑒定摘要
  • 持續(xù)可靠性監(jiān)測
包含信息：
  • 制造廠地點
  • 封裝廠地點

支持和培訓

視頻