ZHCSWE2 May 2024 PCM1841-Q1
ADVANCE INFORMATION
標(biāo)準(zhǔn) I2S 協(xié)議僅針對兩個通道進(jìn)行定義:左通道和右通道。在 I2S 模式下,左時隙 0 的 MSB 會在 FSYNC 下降 沿之后第二個周期中的 BCLK 下降沿上傳輸。右時隙 0 的 MSB 會在 FSYNC 上升 沿之后第二個周期中的 BCLK 下降沿上傳輸。后續(xù)的每個數(shù)據(jù)位都在 BCLK 的下降沿傳輸。在控制器模式下,F(xiàn)SYNC 在 BCLK 的上升沿傳輸。圖 6-5 和 圖 6-6 說明了在目標(biāo)和控制器運(yùn)行模式下 I2S 運(yùn)行的協(xié)議時序。
圖 6-5 目標(biāo)模式下的 I2S 模式協(xié)議時序
圖 6-6 控制器模式下的 I2S 協(xié)議時序為了使音頻總線在 I2S 模式下正常運(yùn)行,每幀的位時鐘數(shù)必須大于或等于活動輸出通道的數(shù)量(包括左右時隙)乘以輸出通道數(shù)據(jù)的 32 位字長。器件 FSYNC 低電平脈沖必須至少是字長(32 位)乘以活動左側(cè)通道的數(shù)量、BCLK 周期寬。同樣,F(xiàn)SYNC 高電平脈沖必須至少是字長(32 位)乘以活動右側(cè)通道的數(shù)量、BCLK 周期寬。器件在 SDOUT 上為額外的未使用位時鐘周期發(fā)送零數(shù)據(jù)值。