ZHCSWE2 May 2024 PCM1841-Q1
ADVANCE INFORMATION
該器件集成了具有 123dB 動(dòng)態(tài)范圍性能的超低噪聲前端 DRE 增益放大器和具有 113dB 動(dòng)態(tài)范圍的低噪聲、低失真、多位 Δ-Σ (ΔΣ) ADC。動(dòng)態(tài)范圍增強(qiáng)器 (DRE) 是一種數(shù)字輔助算法，用于提高整體通道性能。DRE 可以監(jiān)控輸入信號(hào)幅度，并相應(yīng)地自動(dòng)調(diào)整內(nèi)部 DRE 放大器增益。DRE 可實(shí)現(xiàn)高達(dá) 123dB 的完整通道動(dòng)態(tài)范圍。在系統(tǒng)級(jí)別，DRE 方案能夠在非常安靜的環(huán)境中實(shí)現(xiàn)遠(yuǎn)場(chǎng)高保真音頻信號(hào)錄制，并在嘈雜的環(huán)境中實(shí)現(xiàn)低失真錄制。
DRE 僅可通過(guò)驅(qū)動(dòng)高電平至 MD1 引腳在目標(biāo)模式下啟用。表 6-20 展示了錄音通道的 DRE 選擇。
| MD1 | DRE 選擇（僅在目標(biāo)模式下受支持） |
|---|---|
| 低電平 | 在目標(biāo)模式下禁用 DRE。對(duì)于控制器模式，始終禁用 DRE。 |
| 高電平 | 在目標(biāo)模式下，DRE 啟用，DRE_LVL = –36dB 且 DRE_MAXGAIN = 24dB。對(duì)于控制器模式，始終禁用 DRE。 |
該算法以超低的延遲實(shí)現(xiàn)，所有信號(hào)鏈塊的設(shè)計(jì)都旨在盡可能減少動(dòng)態(tài)增益調(diào)制可能產(chǎn)生的任何音頻失真。觸發(fā) DRE 的目標(biāo)信號(hào)閾值電平 DRE_LVL 固定為 –36dB 輸入信號(hào)電平。DRE 增益范圍可以通過(guò)使用固定為 24dB 的 DRE_MAXGAIN 進(jìn)行動(dòng)態(tài)調(diào)制，以最大限度地發(fā)揮 DRE 在實(shí)際應(yīng)用中的優(yōu)勢(shì)并最大限度地減少任何可聞失真。
由于信號(hào)處理量增加，啟用 DRE 進(jìn)行處理會(huì)增加器件的功耗。因此，在低功耗關(guān)鍵型應(yīng)用中應(yīng)禁用 DRE。此外，大于 48kHz 的輸出采樣速率不支持 DRE。