ZHCSL06E February 2008 – September 2025 TPS51200
PRODUCTION DATA
TPS51200 專門設(shè)計用于為存儲器終端電源軌供電(如圖 6-3 所示)。DDR 存儲器終端結(jié)構(gòu)決定了 VTT 軌的主要特性,可以灌/拉電流來維持合理的 VTT 容差。有關(guān)單個存儲器單元的典型特性,請參閱圖 6-4。
圖 6-3 采用 TPS51200 的 DDR3 VTT DIMM 的典型應(yīng)用圖
圖 6-4 DDR 物理信號系統(tǒng)雙向 SSTL 信號在圖 6-4 中,當(dāng) Q1 導(dǎo)通、Q2 關(guān)斷時:
在圖 6-4 中,當(dāng) Q2 導(dǎo)通、Q1 關(guān)斷時:
由于 VTT 的精度直接影響存儲器信號完整性,因此必須了解 VTT 的容差要求。方程式 1 適用于直流和交流條件,并基于適用于 DDR 和 DDR2的 JEDEC VTT 規(guī)范(JEDEC 標(biāo)準(zhǔn):DDR JESD8-9B 2002 年 5 月;DDR2 JESD8-15A 2003 年 9 月)。
規(guī)范本身表明 VTT 必須跟蹤 VTTREF 才能實現(xiàn)適當(dāng)?shù)男盘栒{(diào)節(jié)。
TPS51200 確保穩(wěn)壓器輸出電壓如方程式 2 所示,這適用于直流和交流條件。
其中
穩(wěn)壓器輸出電壓在穩(wěn)壓器側(cè)進(jìn)行測量,而不是在負(fù)載側(cè)進(jìn)行測量。該容差適用于 DDR、DDR2、DDR3、DDR3L 和低功耗 DDR3 和 DDR4 應(yīng)用(有關(guān)詳細(xì)信息,請參閱表 6-1)。為滿足穩(wěn)定性要求,至少需要 20μF 輸出電容??紤]到 MLCC 電容器的實際容差,三個 10μF 陶瓷電容器足以滿足 VTT 精度要求。
| DDR | DDR2 | DR3 | 低功耗 DDR3 | |
|---|---|---|---|---|
| FSB 數(shù)據(jù)速率 | 200、266、333 和 400MHz | 400、533、677 和 800MHz | 800、1066、1330 和 1600MHz | |
| 終端 | 對于所有信號,主板端接至 VTT | 對于數(shù)據(jù)組采用片上端接。用于地址、命令和控制信號的 VTT 端接 | 對于數(shù)據(jù)組采用片上端接。用于地址、命令和控制信號的 VTT 端接 | |
| 終止電流需求 | 最大瞬態(tài)拉電流/灌電流高達(dá) 2.6A 至 2.9A | 要求不高 | 要求不高 | |
| 只有 34 個信號(地址、命令、控制)連接至 VTT | 只有 34 個信號(地址、命令、控制)連接至 VTT | |||
| ODT 處理數(shù)據(jù)信號 | ODT 處理數(shù)據(jù)信號 | |||
| 突發(fā)電流小于 1A | 突發(fā)電流小于 1A | |||
| 電壓電平 | 2.5V 內(nèi)核和 I/O 1.25V VTT |
1.8V 內(nèi)核和 I/O 0.9V VTT |
1.5V 內(nèi)核和 I/O 0.75V VTT |
1.2V 內(nèi)核和 I/O 0.6V VTT |
TPS51200 使用跨導(dǎo) (gM) 來驅(qū)動 LDO。器件的跨導(dǎo)和輸出電流決定基準(zhǔn)輸入和輸出穩(wěn)壓器之間的壓降。典型的跨導(dǎo)水平在 2A 電流下為 250S,并會相對于負(fù)載發(fā)生變化,以節(jié)省靜態(tài)電流(即跨導(dǎo)在空載條件下非常低)。(gM) LDO 穩(wěn)壓器是單極系統(tǒng)。由于跨導(dǎo)的帶寬性質(zhì),只有輸出電容決定電壓環(huán)路的單位增益帶寬(請參閱方程式 3)。

其中
由于有輸出大容量電容器要求,此類穩(wěn)壓器有兩項限制需要注意。為了保持穩(wěn)定性,輸出電容器 ESR 影響的零點(diǎn)位置必須大于電流環(huán)路的 –3dB 點(diǎn)。此約束意味著設(shè)計中不應(yīng)使用具有更高 ESR 的電容器。此外,應(yīng)該很好地了解陶瓷電容器的阻抗特性,以防止由于大 ESL、輸出電容器和 VO 引腳電壓引線的寄生電感而導(dǎo)致跨導(dǎo) (gM) –3dB 點(diǎn)附近的增益峰值效應(yīng)。