ZHCSST0C June 2024 – April 2025 TPS7H6005-SEP , TPS7H6005-SP , TPS7H6015-SEP , TPS7H6015-SP , TPS7H6025-SEP , TPS7H6025-SP
PRODMIX
請(qǐng)參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
TPS7H60x5 的 BP5L、BP7L、BP5H、BOOT 和 VIN 上有欠壓鎖定 (UVLO)。當(dāng)任何低側(cè)線性穩(wěn)壓器或 VIN 上的輸出電壓低于 UVLO 閾值（BP5L 線性穩(wěn)壓器的 4.05V，BP7L 線性穩(wěn)壓器的 6.2V，VIN 的 8.1V）時(shí)，PWM 輸入會(huì)被忽略，以防止 GaN FET 局部導(dǎo)通。在這種情況下，UVLO 會(huì)主動(dòng)將 LO 和 HO 拉至低電平。當(dāng)?shù)蛡?cè)穩(wěn)壓器和 VIN 均高于相應(yīng)的 UVLO 閾值，但觸發(fā)了其中一個(gè)高側(cè) UVLO（BP5H 的 4.05V 和/或 BOOT 的 6.65V）時(shí)，只會(huì)把 HO 拉至低電平。
柵極驅(qū)動(dòng)器還有一個(gè)電源正常 (PGOOD) 引腳，可指示任何低側(cè)線性穩(wěn)壓器何時(shí)進(jìn)入欠壓鎖定狀態(tài)。當(dāng)所有低側(cè)穩(wěn)壓器和 VIN 均超過各自的上升 UVLO 閾值時(shí)，該引腳進(jìn)入邏輯高電平狀態(tài)。如果其中任何一個(gè)線性穩(wěn)壓器或 VIN 降至相應(yīng)的下降 UVLO 閾值以下，則該引腳會(huì)變?yōu)榛虮３诌壿嫷碗娖?。?dāng) PGOOD 引腳處于邏輯高電平狀態(tài)時(shí)，該引腳有一個(gè) 1MΩ 的內(nèi)部下拉電阻。建議在 PGOOD 到 BP5L 之間連接一個(gè) 10kΩ 上拉電阻。