ZHCABK2A March 2022 – March 2024 ADC128D818 , ADS1000 , ADS1000-Q1 , ADS1013 , ADS1013-Q1 , ADS1014 , ADS1014-Q1 , ADS1015 , ADS1015-Q1 , ADS1018 , ADS1018-Q1 , ADS1100 , ADS1110 , ADS1112 , ADS1113 , ADS1113-Q1 , ADS1114 , ADS1114-Q1 , ADS1115 , ADS1115-Q1 , ADS1118 , ADS1118-Q1 , ADS1119 , ADS1120 , ADS1120-Q1 , ADS112C04 , ADS112S14 , ADS112U04 , ADS1130 , ADS1131 , ADS1146 , ADS1147 , ADS1148 , ADS1148-Q1 , ADS114S06 , ADS114S06B , ADS114S08 , ADS114S08B , ADS1158 , ADS1216 , ADS1217 , ADS1218 , ADS1219 , ADS1220 , ADS122C04 , ADS122C14 , ADS122S14 , ADS122U04 , ADS1230 , ADS1231 , ADS1232 , ADS1234 , ADS1235 , ADS1235-Q1 , ADS1243-HT , ADS1246 , ADS1247 , ADS1248 , ADS124S06 , ADS124S08 , ADS1250 , ADS1251 , ADS1252 , ADS1253 , ADS1254 , ADS1255 , ADS1256 , ADS1257 , ADS1258 , ADS1258-EP , ADS1259 , ADS1259-Q1 , ADS125H01 , ADS125H02 , ADS125H18 , ADS125P08 , ADS1260 , ADS1260-Q1 , ADS1261 , ADS1261-Q1 , ADS1262 , ADS1263 , ADS127L01 , ADS1281 , ADS1282 , ADS1282-SP , ADS1283 , ADS1284 , ADS1287 , ADS1291 , LMP90080-Q1 , LMP90100 , TLA2021 , TLA2022 , TLA2024
ADC 時(shí)鐘頻率在確定 ADC 數(shù)據(jù)表中的轉(zhuǎn)換延遲值方面發(fā)揮著重要作用。通常，這些延遲值都是默認(rèn)時(shí)鐘頻率 fCLK 條件下的。例如，ADS124S08 轉(zhuǎn)換延遲表中的表格注釋 #1 指出，sinc3 濾波器轉(zhuǎn)換延遲值是 fCLK = 4.096MHz 條件下的。不過，選擇不同的時(shí)鐘頻率 fCLK_NEW 會使得對應(yīng)的延遲時(shí)間（以毫秒表示時(shí)）成比例地變化。
表 5-5 顯示了 ADS124S08 sinc3 濾波器的 tMOD 周期、默認(rèn)第一次轉(zhuǎn)換延遲以及默認(rèn)的 ODR 值。表 5-5 還計(jì)算了 fCLK_NEW = 4.5MHz（即 ADS124S08 允許的最大時(shí)鐘頻率）時(shí)的第一次轉(zhuǎn)換延遲和 ODR 值。
tMOD 周期數(shù) | fCLK = 4.096MHz | fCLK_NEW = 4.5MHz | ||
第一次轉(zhuǎn)換延遲 (ms) | ODR (SPS) | 第一次轉(zhuǎn)換延遲 (ms) | ODR (SPS) | |
307265 | 1200.254 | 2.5 | 1092.498 | 2.7 |
153665 | 600.254 | 5 | 546.365 | 5.5 |
76865 | 300.254 | 10 | 273.298 | 11 |
46145 | 180.254 | 16.6 | 164.071 | 18 |
38465 | 150.254 | 20 | 136.765 | 22 |
15425 | 60.254 | 50 | 54.845 | 55 |
12857 | 50.223 | 60 | 45.714 | 66 |
7745 | 30.254 | 100 | 27.538 | 110 |
3905 | 15.254 | 200 | 13.885 | 220 |
1985 | 7.754 | 400 | 7.058 | 439 |
1025 | 4.004 | 800 | 3.645 | 879 |
808 | 3.156 | 1000 | 2.873 | 1099 |
424 | 1.656 | 2000 | 1.507 | 2197 |
232 | 0.906 | 4000 | 0.825 | 4395 |
重要的是，表 5-5 中的 tMOD 周期數(shù)不受時(shí)鐘頻率變化的影響。不過，當(dāng) fCLK_NEW = 4.5MHz 時(shí)，隨著 ODR 值增加，得到的轉(zhuǎn)換延遲會減少，從而能夠更快地得到轉(zhuǎn)換結(jié)果。
更改時(shí)鐘頻率還會影響可編程延遲。如表 5-3 所示，ADS124S08 可編程延遲以 tMOD 周期形式指定。例如，默認(rèn)延遲為 14 ? tMOD，當(dāng) fCLK = 4.096MHz 時(shí)就是 3.42μs。當(dāng) fCLK_NEW = 4.5MHz 時(shí)，此延遲會減小至 3.11μs。更改時(shí)鐘頻率值時(shí)，應(yīng)確保系統(tǒng)仍然具有所需的延遲。
關(guān)于時(shí)鐘頻率，最后要考慮的是容差。時(shí)鐘頻率容差會改變 fCLK，因此會直接影響轉(zhuǎn)換延遲，如本節(jié)中通篇所述。例如，ADS124S08 內(nèi)部振蕩器具有 ±1.5% 的最大精度容差，這就相當(dāng)于存在 ±1.5% 的轉(zhuǎn)換延遲變化。最后，需要考慮不管時(shí)鐘位于 ADC 內(nèi)部還是外部，時(shí)鐘頻率容差可能對具有嚴(yán)格時(shí)序約束的系統(tǒng)產(chǎn)生的影響。