ZHCUCT5B October 2024 – October 2025
默認(rèn)情況下,EVM 配置為使用 LMX->DACCLK | LMX/LMK->FPGA 時(shí)鐘選項(xiàng)。用戶向帶有 SMA 標(biāo)記的 LMX CLKp 提供單個(gè)高頻 (8–10dBm) 信號(hào)。該信號(hào)路由到 LMX1204,而后者生成緩沖的 DACCLK 信號(hào)、低頻 DAC SYSREF 信號(hào)、FPGA 參考時(shí)鐘和 FPGA SYSREF 信號(hào)。FPGA 參考時(shí)鐘和 FPGA SYSREF 信號(hào)饋入 LMK04828 的 CLKIN1 和 CLKIN0。LMK04828 用于時(shí)鐘分配模式,可提供 FPGA 參考時(shí)鐘和 FPGA SYSREF 信號(hào)的多個(gè)副本/分頻版本。
EVM 可配置為使用 LMX->DACCLK | LMX/LMK->FPGA 時(shí)鐘選項(xiàng),步驟如下: