ZHCSZ83 November 2025 ADC32RF72
PRODUCTION DATA
時(shí)鐘輸入具有內(nèi)部 100Ω 差分端接,自偏置到 VCM = 0.7V,從而啟用外部交流耦合(請參閱圖 7-7)。
內(nèi)部采樣時(shí)鐘路徑設(shè)計(jì)用于大幅降低殘余相位噪聲的影響。采樣時(shí)鐘電路需要專用的低噪聲電源,以實(shí)現(xiàn)最佳性能。內(nèi)部孔徑時(shí)鐘相位噪聲對(duì)時(shí)鐘振幅也很敏感。為了獲得最佳性能,時(shí)鐘振幅必須大于 1Vpp。
| 頻率偏移 (MHz) | 相位噪聲 (dBc/Hz) | 振幅噪聲 (dBc/Hz) |
|---|---|---|
| 0.001 | -130 | -139 |
| 0.01 | -140 | -149 |
| 0.1 | -150 | -155 |
| 1 | -155 | -159 |
可以對(duì)以下參數(shù)進(jìn)行編程:
系統(tǒng)參數(shù) 名稱 |
尺寸 | 默認(rèn)值 | 復(fù)位 | 說明 |
|---|---|---|---|---|
| ADC_CLK_FREQ_HZ | 33 | 0 | R/W | 33 位無符號(hào)數(shù),表示采樣時(shí)鐘頻率(以 Hz 為單位)。 |