ZHCSZ83 November 2025 ADC32RF72
PRODUCTION DATA
器件時(shí)鐘輸入必須與器件交流耦合,以提供額定性能。時(shí)鐘源必須具有低抖動(dòng)(積分相位噪聲),以使 ADC 達(dá)到規(guī)定的 SNR 性能,尤其是在較高輸入頻率下運(yùn)行時(shí)。時(shí)鐘信號(hào)可以使用帶通濾波器進(jìn)行濾波,以消除部分寬帶時(shí)鐘噪聲。JESD204B/C 數(shù)據(jù)轉(zhuǎn)換器系統(tǒng) (ADC + FPGA) 需要額外的 SYSREF 和器件時(shí)鐘。LMK04828 或 LMK04832 器件是為生成這些時(shí)鐘而設(shè)計(jì)。根據(jù) ADC 時(shí)鐘頻率和抖動(dòng)要求.此器件也可用作系統(tǒng)時(shí)鐘合成器或器件時(shí)鐘和 SYSREF 分配器件(在系統(tǒng)中使用多個(gè) ADC32RF72 器件時(shí))。