ZHCSY58A May 2025 – October 2025 DP83826AE , DP83826AI
PRODUCTION DATA
請(qǐng)參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
該器件具有多個(gè)時(shí)鐘輸出配置選項(xiàng)。外部晶體或 CMOS 級(jí)振蕩器為內(nèi)部 PHY 基準(zhǔn)時(shí)鐘提供激勵(lì)。本地基準(zhǔn)時(shí)鐘用作器件內(nèi)所有時(shí)鐘的中央時(shí)鐘源。
該器件支持的時(shí)鐘輸出選項(xiàng)包括：
MAC IF 時(shí)鐘與所選的 MAC 接口以相同速率運(yùn)行。對(duì)于 RMII 操作，MAC IF 時(shí)鐘頻率為50MHz。
XI 時(shí)鐘是直通選項(xiàng)，允許將 XI 引腳時(shí)鐘傳遞到 GPIO 引腳。請(qǐng)注意，在從 GPIO 傳輸之前對(duì)時(shí)鐘進(jìn)行緩沖，輸出時(shí)鐘振幅處于選定的 VDDIO 電平。默認(rèn)情況下，POR 釋放后在 CLK_OUT/LED1 引腳上提供該時(shí)鐘（請(qǐng)參閱上電時(shí)序中的 T4）。
自由運(yùn)行時(shí)鐘是由 PLL 在內(nèi)部產(chǎn)生的 125MHz 自由運(yùn)行時(shí)鐘。自由運(yùn)行時(shí)鐘對(duì)于異步數(shù)據(jù)傳輸應(yīng)用很有用。
該恢復(fù)時(shí)鐘是從連接的鏈路伙伴恢復(fù)的 125MHz 恢復(fù)時(shí)鐘。PHY 從接收到的（從鏈路伙伴發(fā)送的）數(shù)據(jù)中恢復(fù)時(shí)鐘。
所有時(shí)鐘配置選項(xiàng)均由 LED GPIO 配置寄存器啟用。
通過(guò)寄存器配置（寄存器 0x304[2:0]）將此引腳配置為輸入引腳，可禁用 CLKOUT。