ZHCSY58A May 2025 – October 2025 DP83826AE , DP83826AI
PRODUCTION DATA
請參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
靜噪用于確定差分接收輸入端何時存在有效數(shù)據(jù)。靜噪電路與振幅和(IEEE 802.3 10BASE-Te 標(biāo)準(zhǔn)規(guī)定的)定時測量結(jié)合使用,能夠用于確定雙絞線輸入端的數(shù)據(jù)有效性。
靜噪能夠檢查數(shù)據(jù)包開始時的信號,并且會拒絕不超過靜噪水平(正或負,取決于極性)的任何脈沖。正確超過第一個靜噪電平以后,必須在不早于 50ns 以后超過相反的靜噪電平。最后,信號必須在不早于 50ns 以后再次超過原來的靜噪電平,才可被視作不會被剔除的有效輸入波形。該檢查程序通常會導(dǎo)致每個數(shù)據(jù)包開頭的三個前導(dǎo)位的丟失。發(fā)送器工作時,會先檢查五個連續(xù)的轉(zhuǎn)換,再指示出現(xiàn)的有效數(shù)據(jù)。此時,靜噪電路復(fù)位。
DP83826Ax 支持 IEEE 前導(dǎo)碼模式和短前導(dǎo)碼模式。請參閱 10M_CFG 寄存器(地址 = 0x2A)。