ZHCSXP8A December 2024 – December 2025 LMG3650R035
PRODMIX
電源環(huán)路由半橋中的兩個器件與高壓母線電容組成,能夠在開關(guān)事件期間產(chǎn)生很高的 di/dt。通過最小化電源回路的電感,可以減少振鈴和電磁干擾 (EMI),以及降低設(shè)備上的電壓應(yīng)力。
將功率器件盡可能靠近放置,以便最大限度減小電源環(huán)路電感。將去耦電容器同兩個器件一致放置,靠近任一器件。在節(jié) 8.4.2中,去耦電容器與器件放置在同一層。返回路徑(本例中為 PGND)位于靠近頂層的第二層。通過使用內(nèi)層(而非底層),能夠減小環(huán)路的垂直尺寸,進而更大限度降低電感。器件端子與總線電容附近存在大量過孔,能夠在將高頻開關(guān)電流傳輸至內(nèi)層的同時,最大限度降低阻抗。
對于電源環(huán)路電感,可根據(jù)漏源電壓開關(guān)波形的振鈴頻率 fring,利用以下公式估算:
在方程式 4中,Cring 等于總線電壓下的 COSS(參閱輸出電容與漏極-源極電壓,了解典型值)加上來自電路板與負(fù)載電感器或變壓器的漏源寄生電容。
由于負(fù)載元件的寄生電容很難表征,TI 建議捕捉不含負(fù)載元件的 VDS 開關(guān)波形,用以估算電源環(huán)路電感。通常,節(jié) 8.4.2 的電源回路電感約為 2.5nH。