ZHCSNL1A December 2024 – March 2025 TAS6754-Q1
PRODUCTION DATA
串行音頻接口端口是一個(gè)三線串行端口,包含信號(hào) SCLK、FSYNC 和 SDIIN_1,在 I2S 模式下還可以選擇包含 SDIN_2。
SCLK 是串行音頻位時(shí)鐘,用于將 SDIN_x 上的串行數(shù)據(jù)在時(shí)鐘控制下傳輸?shù)揭纛l接口的串行移位寄存器中。串行數(shù)據(jù)通過 SCLK 在時(shí)鐘控制下傳輸?shù)?TAS6754-Q1 器件中。
當(dāng)器件在 TDM 模式下運(yùn)行時(shí),F(xiàn)SYNC 引腳是串行音頻左/右字時(shí)鐘或幀同步。
SDIN_1 是 TDM 數(shù)據(jù)輸入。在 I2S 模式下,SDIN_1 是通道 1 和通道 2 的數(shù)據(jù)輸入,需要將 GPIO 引腳配置為 SDIN_2 以接收通道 3 和通道 4 的數(shù)據(jù)輸入。
| 格式 | 數(shù)據(jù)位 | 最大 FSYNC 頻率 (kHz) | SCLK 速率 (fs) |
|---|---|---|---|
| I2S/LJ | 32、24、20、16 | 44.1 至 192 | x64、x32 |
| TDM | 32、24、20、16 | 44.1/48 | x128、x256、x512 |
| 96 | x128、x256 | ||
| 192 | x128 |